可记录当机时间的定时器制造技术

一种可记录当机时间的定时器，可记录系统当机的时间点，特别是用在长时间系统可靠度实证测试上，可将定时器直接插置于测试系统的一连接端口上并同步计时，以正确记录系统当机的时间。等到系统恢复正常运作时，使用者可选择由当机时的时间继续计时或归零重新计时，以进行计时的工作。此定时器于运作期间，亦可随时设定或改变计时时间，以配合测试的需求。

【技术实现步骤摘要】

本专利技术是有关一种定时器，且特别是有关于一种可记录当机时间的定时器。
技术介绍
定时器最大的功用在于可以独立计时，不受执行指令的影响，其工作原理是每隔一段固定间隔时间就累加一次，因此可用定时器来计算测试的时间，作为系统可靠度实证测试(Reliability Demonstration Test)的参考值。在累加定时器中，触发累加的信号源称为时脉(clock)，时脉可以是来自本身振荡电路的工作时脉，频率相当准确，可做为计算时间的依据。但由于市面上的定时器均为一独立的模块，无法与测试系统作连接并精确同步计时，且当系统于长时间测试时，由于外在因素或系统本身的失效造成系统当机，进而无法实时地记录正确的停机时间。由于定时器本身具有独立电池供电，当系统当机时，定时器不会中断，因而测试者无法得知正确的当机时间。有鉴于此，实有必要提供一种定时器，可在系统当机时停止计时，并于重新激活系统之后累加计时。
技术实现思路
本专利技术的目的在于提供一种可记录当机时间的定时器，可在系统当机时停止计时，并于重新激活系统之后累加计时。本专利技术提出一种可记录当机时间的定时器，其包括一计数控制电路、译码电路、一显示模块电路以及一传输接口。计数控制电路响应一初始计时信号以产生一计数信号，而译码电路耦接计数控制电路，用以接收该计数信号以产生一时间信号。此外，显示模块电路耦接译码电路，用以显示该时间信号。另外，传输接口耦接计数控制电路至一系统，其中该系统当机时，由传输接口传送一计数中断信号至计数控制电路，以暂停该计数信号的产生。依照本专利技术一实施例所述，上述计数控制电路具有一输入端，连接至传输接口，该输入端响应计数中断信号由第一逻辑位准切换至第二逻辑位准。其中，第一逻辑位准为高电位，而第二逻辑位准为低电位，或是第一逻辑位准为低电位，而第二逻辑位准为高电位。依照本专利技术一实施例所述，上述可记录当机时间的定时器可包括一振荡电路，耦接于计数控制电路，用以产生对应该计数信号的参考时脉。依照本专利技术一实施例所述，上述可记录当机时间的定时器可包括一第一开关，耦接于计数控制电路，而该初始计时信号由触发该第一开关所产生。依照本专利技术一实施例所述，上述可记录当机时间的定时器可包括一第二开关，耦接计于数控制电路，当系统恢复正常时，通过触发该第二开关以继续计时。依照本专利技术一实施例所述，上述可记录当机时间的定时器可包括一第三开关，耦接于计数控制电路，当系统恢复正常时，通过触发该第三开关以重新计时。依照本专利技术一实施例所述，上述可记录当机时间的定时器还可包括一第四开关，耦接于计数控制电路，于测试期间，可随时依测试需求设定或改变计时时间。本专利技术因采用可记录当机时间的定时器，以侦测系统当机时所传出的中断计时信号。当系统当机时，定时器会立即暂停计时信号的产生，以获取系统当机的时间点。等到系统恢复正常运作时，使用者可选择继续计时开关或重新计时开关，以进行计时的工作。为对本专利技术的目的、构造特征及其功能有进一步的了解，兹配合附图详细说明如下附图说明图1绘示本专利技术可记录当机时间的定时器一实施例的示意图。图2绘示图1可记录当机时间的定时器的电路方块图。具体实施方式请先参考图1，为本专利技术可记录当机时间的定时器一实施例的示意图。为了精确记录系统的运作及当机时间，本专利技术提出一种可记录当机时间的定时器100，其可藉由通用总线传输接口110接入一系统的连接端口(图中未绘示)中，并传送系统所发出的信号逻辑位准，来判断系统是否正常运作或因外来因素而造成系统当机。当系统正常运作时，定时器100可累加计时并显示时间于显示模块140上，以累计系统实际的开机时数(Power On Hour)。一旦系统当机或失效时，定时器100能同步接收到中断信号而暂停计时，以告知使用者系统当机的时间点。以下针对定时器100内部的电路及功能进一步解说。请参考图2所示，为图1可记录当机时间的定时器的电路方块图。该可记录当机时间的定时器100包括一传输接口110、一计数控制电路120、一译码电路130以及一显示模块电路140。其中，计数控制电路120主要是负责产生及控制计数信号，当使用者按下开始键(开关)102以产生一初始计时信号时，计数控制电路120响应此初始计时信号以产生一计数信号，并将计数信号传送至译码电路130，由译码电路130进行译码，以得知计数信号所代表的数值。这些计数信号经由译码电路130译码之后对应产生一时间信号，并传送至显示模块电路140，以显示累计的计数时间。在本实施例中，计数控制电路120可外接或内建一振荡电路(未绘示)，用以产生一参考时脉，以作为计数信号的参考时脉。此外，传输接口110耦接至计数控制电路120，用以提供外部电源信号。传输接口110例如是USB连接端口，而计数控制电路120的一输入端122可接收由传输接口110一脚位所传送的信号位准。当系统因失效或其它因素造成当机时，传输接口110的脚位位准由高逻辑电位变为低逻辑电位，同时造成计数控制电路120的输入端122处在低电位，以告知计数控制电路120响应此中断计时信号。当计数控制电路120得到此中断计时信号之后，则暂停产生计数信号，以保持系统当机时的计时值。本专利技术并不限定传输接口110的脚位由高电位变为低电位，亦可由低电位变为高电位，以告知计数控制电路120响应中断计时信号。当系统失效解除，恢复到正常运作时，使用者可选择继续计时或重新计时。如图2所示，当使用者按压继续计时开关104时，送出信号至计数控制电路120中，以继续累加计数信号，并显示累加时间于显示模块140上。此外，当使用者按压重新计时开关106时，则送出归零信号至计数控制电路120，以使计数信号回到零，并显示初始时间于显示模块140上。另外，计数控制电路120更可通过初始时间设定开关108来定义初始计数信号，使其恢复到预定值，因此在测试期间，定时器100可配合测试的需求设定计时时间或改变计时时间。由上述的说明可知，本专利技术利用可记录当机时间的定时器，来记录系统当机的准确时间点，特别是用在长时间系统可靠度实证测试(reliabilitydemonstration test)上，可将定时器直接插置于测试系统上的一连接端口上并同步计时，以正确记录系统当机的时间。等到系统恢复正常运作时，使用者可选择继续计时开关或重新计时开关，以进行计时的工作。权利要求1.一种可记录当机时间的定时器，可记录系统当机的时间点，特别是用在长时间系统可靠度实证测试上，可将定时器直接插置于测试系统的一连接端口上并同步计时，以正确记录系统当机的时间，其特征在于该定时器包括一计数控制电路，响应一初始计时信号以产生一计数信号；一译码电路，耦接该计数控制电路，用以接收该计数信号以产生一时间信号；一显示模块电路，耦接该译码电路，用以显示该时间信号；一传输接口，耦接该计数控制电路至一系统，其中该系统当机时，由该传输接口传送一计数中断信号至该计数控制电路，以暂停该计数信号之产生；等到系统恢复正常运作时，使用者可选择继续计时开关或重新计时开关，以进行计时的工作。2.如权利要求1所述的可记录当机时间的定时器，其特征在于该计数控制电路具有一输入端，连接至该传输接口，该输入端响应该计数中断信号由第一逻辑位准切换至第二逻辑位准。3.如权利要求2所述的本文档来自技高网...

【技术保护点】
一种可记录当机时间的定时器，可记录系统当机的时间点，特别是用在长时间系统可靠度实证测试上，可将定时器直接插置于测试系统的一连接端口上并同步计时，以正确记录系统当机的时间，其特征在于该定时器包括：一计数控制电路，响应一初始计时信号以产 生一计数信号；一译码电路，耦接该计数控制电路，用以接收该计数信号以产生一时间信号；一显示模块电路，耦接该译码电路，用以显示该时间信号；一传输接口，耦接该计数控制电路至一系统，其中该系统当机时，由该传输接口传送一计数中 断信号至该计数控制电路，以暂停该计数信号之产生；等到系统恢复正常运作时，使用者可选择继续计时开关或重新计时开关，以进行计时的工作。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡明霓，
申请(专利权)人：佛山市顺德区顺达电脑厂有限公司，神达电脑股份有限公司，
类型：发明
国别省市：44[中国|广东]