半导体器件的制造方法、记录介质及衬底处理装置制造方法及图纸

本发明专利技术涉及半导体器件的制造方法、记录介质及衬底处理装置。能够降低钼膜的成膜阻碍因素。半导体器件的制造方法具有下述工序：工序(a)，向处理室内的衬底供给含有钼和氧的含钼气体；工序(b)，向衬底供给含有氢的添加气体；和工序(c)，向衬底供给含有氢且化学组成与添加气体不同的还原气体的工序，将工序(a)、工序(b)、工序(c)同时或依次进行一次以上，在衬底上形成钼膜。

【技术实现步骤摘要】
半导体器件的制造方法、记录介质及衬底处理装置
本专利技术涉及半导体器件的制造方法、记录介质及衬底处理装置。
技术介绍
在3维构造的NAND型闪存的控制栅极使用例如钨(W)膜，该W膜的成膜中，使用含有W的六氟化钨(WF6)气体。另外，有时在该W膜与绝缘膜之间作为阻隔膜设置氮化钛(TiN)膜。该TiN膜发挥提高W膜与绝缘膜的密合性的作用，并且，承担防止W膜中含有的氟(F)向绝缘膜扩散的作用，成膜通常使用四氯化钛(TiCl4)气体和氨(NH3)气体进行(例如参见专利文献1)。现有技术文献专利文献专利文献1：日本特开2011-6783号公报
技术实现思路
专利技术要解决的课题但是，由于随着3维构造的NAND型闪存的高层化而使得蚀刻变得困难，因此字线的薄膜化成为课题。为了解决该课题，取代使用上述的TiN膜和W膜而使用含有钼(Mo)的钼(Mo)膜，以实现薄膜化和低电阻化。但是，在形成该Mo膜时，使用Mo原料气体和例如氢(H2)气体等还原气体的情况下，作为副生成物生成成为成膜阻碍因素的氯(Cl2)、本文档来自技高网...

【技术保护点】
1.半导体器件的制造方法，其具有下述工序：/n工序(a)，向处理室内的衬底供给含有钼和氧的含钼气体的工序；/n工序(b)，向所述衬底供给含有氢的添加气体的工序；和/n工序(c)，向所述衬底供给含有氢且化学组成与所述添加气体不同的还原气体的工序，/n所述制造方法中，将所述工序(a)、工序(b)、工序(c)同时或依次进行一次以上，在所述衬底上形成钼膜。/n

【技术特征摘要】
20200130 JP 2020-0136761.半导体器件的制造方法，其具有下述工序：
工序(a)，向处理室内的衬底供给含有钼和氧的含钼气体的工序；
工序(b)，向所述衬底供给含有氢的添加气体的工序；和
工序(c)，向所述衬底供给含有氢且化学组成与所述添加气体不同的还原气体的工序，
所述制造方法中，将所述工序(a)、工序(b)、工序(c)同时或依次进行一次以上，在所述衬底上形成钼膜。


2.根据权利要求1所述的半导体器件的制造方法，其中，所述含钼气体含有卤元素。


3.根据权利要求1所述的半导体器件的制造方法，其中，所述含钼气体包含MoO2Cl2(二氯二氧化钼)，所述添加气体包含从由SiH4(甲硅烷)、NH3(氨)、C5H5N(吡啶)组成的组中选择的至少一者。


4.根据权利要求2所述的半导体器件的制造方法，其中，所述含钼气体包含MoO2Cl2(二氯二氧化钼)，所述添加气体包含从由SiH4(甲硅烷)、NH3(氨)、C5H5N(吡啶)组成的组中选择的至少一者。


5.根据权利要求1所述的半导体器件的制造方法，其中，所述添加气体的供给流量比所述含钼气体的供给流量多、比所述还原气体的供给流量少。


6.根据权利要求2所述的半导体器件的制造方法，其中，所述添加气体的供给流量比所述含钼气体的供给流量多、比所述还原气体的供给流量少。


7.根据权利要求3所述的半导体器件的制造方法，其中，所述添加气体的供给流量比所述含钼气体的供给流量多、比所述还原气体的供给流量少。


8.根据权利要求1所述的半导体器件的制造方法，其中，在所述工序(a)及所述工序(b)中，在未向所述衬底供给所述添加气体的状态下开始所述含钼气体的供给，在向所述衬底供给所述添加气体的状态下停止所述含钼气体的供给。


9.根据权利要求2所述的半导体器件的制造方法，其中，在所述工序(a)及所述工序(b)中，在未向所述衬底供给所述添加气体的状态下开始所述含钼气体的供给，在向所述衬底供给所述添加气体的状态下停止所述含钼气体的供给。


10.根据权利要求1所述的半导体器件的制造方法，其中，所述工序(c)中的时间比未与所述工序(a)同时执行所述工序(b)的情况短。


11.根据权利要求2所述的半导体器件的制造方法，其中，所述...

【专利技术属性】
技术研发人员：栗林幸永，小川有人，清野笃郎，
申请(专利权)人：株式会社国际电气，
类型：发明
国别省市：日本;JP