指令缓存方法及装置制造方法及图纸

本发明专利技术涉及一种指令缓存方法，包括：响应访问请求信号，发出第一读取请求；根据所述第一读取请求获取标签数据和有效指示数据，所述标签数据和所述有效指示数据存储于寄存器组中；根据所述标签数据、所述有效指示数据以及访问地址信号判断是否存在目标指令数据；若存在所述目标指令数据，则将所述目标指令数据返回给所述CPU。上述指令缓存方法，从寄存器组中获取标签数据和有效指示数据，替换了缓存中原本用于存储标签数据的TAG_SRAM，解决了CPU同时读取多块SRAM时的高功耗问题。同时，由于CPU与寄存器组的之间的读取速度高于CPU与SRAM之间的读取速度，所以上述指令缓存方法还可以提高CPU指令读取的效率。

【技术实现步骤摘要】
指令缓存方法及装置
本专利技术涉及芯片电路设计领域，特别是涉及一种指令缓存方法及装置。
技术介绍
由于内存读取速度的限制，内存速度与CPU速度的不匹配成为限制系统性能的瓶颈。而基于CPU访问程序的时间和空间局限性原理，可以采用小容量的指令缓存(InstructionCache，ICACHE)来弥补CPU和速度之间的差异，从而提高系统的整体性能。缓存(cache)是所有现代计算机发挥高性能的重要基础之一。它一般由SRAM组成，速率很快，可以与CPU进行高速的数据交换。通常情况下，CPU优先在缓存中寻找所需数据，当缓存中没有CPU所需的数据时，CPU再访问。CPU在缓存中找到目标数据被称为cache命中，反之则称为未命中。缓存与之间数据传输的最小单位是cacheline。当缓存中不存在CPU所需数据且需要从中将该数据导入到缓存中时，一般不会只导入单个数据，而是以cacheline为单位将该数据附近的数据一同导入缓存。如果以一个cacheline为一行，那么有多少行，就认为缓存中有多少个组。cacheline中存储的是CPU实际需要使本文档来自技高网...

【技术保护点】
1.一种指令缓存方法，其特征在于，包括：/n响应访问内存请求信号，发出第一读取请求；/n根据所述第一读取请求获取标签数据和有效指示数据，所述标签数据和所述有效指示数据存储于寄存器组中；/n根据所述标签数据、所述有效指示数据以及访问内存地址信号判断是否存在目标指令数据；/n若存在所述目标指令数据，则将所述目标指令数据返回给所述CPU。/n

【技术特征摘要】
1.一种指令缓存方法，其特征在于，包括：
响应访问内存请求信号，发出第一读取请求；
根据所述第一读取请求获取标签数据和有效指示数据，所述标签数据和所述有效指示数据存储于寄存器组中；
根据所述标签数据、所述有效指示数据以及访问内存地址信号判断是否存在目标指令数据；
若存在所述目标指令数据，则将所述目标指令数据返回给所述CPU。


2.根据权利要求1所述的指令缓存方法，其特征在于，所述响应访问内存请求信号，发出第一读取请求，包括：
判断所述访问内存请求信号是否属于指令访问；
当所述访问内存请求信号属于指令访问，发出所述第一读取请求。


3.根据权利要求1所述的指令缓存方法，其特征在于，根据所述第一读取请求获取标签数据和有效指示数据，包括：
响应于所述第一读取请求，对所述访问内存地址信号进行解析，以获取组索引部分；
根据所述组索引部分获取第一读取地址；
根据所述第一读取地址获取所述标签数据和所述有效指示数据。


4.根据权利要求1所述的指令缓存方法，其特征在于，所述标签数据和所述有效指示数据的地址相同。


5.根据权利要求1所述的指令缓存方法，其特征在于，所述根据所述标签数据、所述有效指示数据以及所述访问内存地址信号判断是否存在目标指令数据，包括：
判断所述有效指示数据是否处于有效状态；
如果所述有效指示数据处于无效状态，则直接判断不存在所述目标指令数据；
如果所述有效指示数据处于有效状态，则将所述标签数据与所述访问内存地址信号的标签部分进行匹配；
如果所述标签数据与所述访问内存地址信号的标签部分匹配成功，则判断存在目标指令数据，并产生命中信号。

【专利技术属性】
技术研发人员：周亚莉，王吉健，徐红如，
申请(专利权)人：南京英锐创电子科技有限公司，
类型：发明
国别省市：江苏;32