本发明专利技术提供支持主与从绘图加速器合作的一装置与一方法，此装置包含：分配装置（ｄｉｓｔｒｉｂｕｔｉｎｇ ｍｅａｎｓ），此分配装置把第一部分帧与一第二部分帧，根据此两绘图加速器之效能，分别分配给该从绘图加速器与该主绘图加速器；交互装置（ｉｎｔｅｒａｃｔｉｎｇ ｍｅａｎｓ），此交互装置分别连结于该从绘图加速器与该主绘图加速器，以便使该从绘图加速器与该主绘图加速器作信号交换（ｈａｎｄｓｈａｋｅ），让该从绘图加速器绘制的第一部分帧转移到该主绘图加速器。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术系关于一计算机系统中绘图处理的装置与方法，尤指支持嵌入式与外加式绘图加速器协作的装置与其方法。计算机因计算机绘图显示的出现而在很多活动中变的更加有用，计算机绘图显示使表现不再只是数字与文本数据，而是代表那些数字含意与增加文本数据意义的图片与图像。如附图说明图1所示，以往在一计算机系统中，绘图工作习惯上会从一中央处理器(CPU)14通过一芯片组12与加速图形端口(Accelerated Graphics Port简称AGP)或外设部件互连端口(Peripheral Component Interconnect简称PCI)总线13被送到一绘图加速器11。此绘图架构减少了中央处理器14中处理资源(processing recourse)的过载，中央处理器可以更专注于绘制图形外的其它事务。在绘图加速器11处理完图像的图元(primitives，包含变换《transformation》、不同图原属性《attributes》的计算梯度、明暗分布计算《lighting calculation》、剪辑计算《clipping calculation》与平面方程式计算《plane equationcalculation》)后，一局部内存(local memory)将会协助图元的纹理映像(texture mapping)。最后，绘图加速器11藉助为每一像素计算出适当值而实现一点阵化功能(rasterization function)，其中每一像素代表图元。接着每一像素被提取出来并一个一个显示在显示器屏幕上。不过因为半导体制造科技的进展，绘图加速器11嵌入芯片组12内成为一集成的芯片21、以及局部内存15结合在传统系统内存22已成为趋势。这种集成内存结构通常被称为一体化内存构造(unified memory architecture简称UMA)。因此，绘图工作会被直接送到集成芯片21，如图2所示，而集成芯片21会跟前述绘图加速器11一样处理绘图的图元并映像图元的纹理。这种结合大大地减低了一计算机系统的成本，同时也满足了一般使用者的需求，因为一般使用者不必花多余的钱去购置包含一外加式绘图加速器的一绘图卡。然而，集成芯片21中的嵌入式绘图加速器211，其效率不如现在可买到的通常承载与封装在一绘图卡上的绘图加速器。况且这种结合对想要目前最进步(the state of the art)之绘图加速器而言并不合理也无法接受。目前最进步的绘图加速器可以轻易处理三维(3D)图片且可以玩三维游戏。因此，急切的使用者常会购买另一绘图卡30加到其计算机中，绘图卡30上有外加式目前最进步的一绘图加速器31，以使绘图加速功能更加强大。在这样状况下之计算机结构如第三图所示。这种状况下，一定要使位于集成芯片21上的嵌入式绘图加速器211被禁止(disabled)，以避免其与封装在绘图卡30上之外加式绘图加速器31产生干扰。这么一来嵌入式绘图加速器211就被浪费掉了。因此，有外加式绘图加速器31与集成芯片21中之嵌入式绘图加速器211合作的需要。藉助支持这合作可导致更佳的效能。本专利技术的目的是提供一种支持嵌入式与外加式绘图加速器合作的装置，藉助此装置所绘之帧即画面，依比例被划分并根据主从绘图加速器的效能被送到此两绘图加速器中。本专利技术的另一目的是嵌入式绘图加速器所绘的图面帧将会被送到外加式绘图加速器。此外加式绘图加速器输出嵌入式绘图加速器与外加式绘图加速器所绘的图面帧到显示器屏幕。在本专利技术中，在一计算机系统中，一种支持一从绘图加速器与一主绘图加速器合作的装置，以进行绘图工作，此装置包含分配装置，该分配装置根据此两绘图加速器的效能依比例分配帧的第一部份到从绘图加速器并分配帧的第二部分帧到主绘图加速器；交互装置，该交互装置连结到从绘图加速器与主绘图加速器，使两加速器之间交换信号以便将从绘图加速器完成的帧的第一部分，移动到主绘图加速器；藉此，主绘图加速器将主绘图加速器绘制的帧第二部分与从绘图加速器绘制的帧第一部分予以翻转。从绘图加速器可能是嵌入式绘图加速器而主绘图加速器可以是外加式绘图加速器，反之亦可。本专利技术也包含在一计算机系统中支持一嵌入式绘图加速器与一外加式绘图加速器合作的一方法，以进行绘图工作。此方法可以根据嵌入式与外加式绘图加速器之效能，依比例分配帧到此两绘图加速器。如此一来整体绘制帧的绘图效率可藉此两绘图加速器同时运作之助而提升。此方法给予各加速器不同组的指令。提出两加速器之间的作信号交换协议(handshaking protocol)。此信号交换协议提供信息以移动一嵌入式加速器所绘的一帧到外加式加速器控制的图面帧缓冲器(frame buffer)。在此方法中，外加式与嵌入式加速器只需要很少一点额外的电路。本专利技术附加的目的与优点会在后面的叙述中提出，而这些附加的目的与优点在某种程度上会在叙述中显而易见，或可在实施本专利技术时学到。本专利技术的目的与优点可藉由所附申请权利要求中特别指明的手段与组合而理解与获得。图1表示一具有芯片组与一AGP或PCI绘图加速器的传统绘图系统的方框图；图2表示一绘图系统的一方框图，此绘图系统有一集成芯片而集成芯片包含一嵌入式绘图加速器；图3表示一绘图系统的一方框图，此绘图系统有一集成芯片，集成芯片包含一嵌入式绘图加速器与一外加式AGP或PCI绘图加速器；图4表示一装置之方框图，此装置在本专利技术中绘制帧的一计算机系统内支持一从绘图加速器与一主绘图加速器之合作；图5表示在传统绘图加速器中指令分析匡(command parser)的方框图；图6表示本专利技术中提供之装置与两绘图加速器合作的方框图。请参看图4，图4表示一装置40的方块图，在本专利技术中装置40于一计算机系统内，支持一从绘图加速器41与一主绘图加速器42之合作，以进行绘图工作。该绘图工作包含一系列帧(a sequenceof frames)。装置40包含一分配装置401与一交互装置402。分配装置401根据此两绘图加速器之效能，依比例分配一第一部份绘图工作到从绘图加速器41，并分配一第二部分绘图工作到主绘图加速器42。第一部分与第二部分绘图工作可从此系列帧，按帧或部分帧(例如四分之一帧)加以划分。另一方面，分别连接到从绘图加速器41与主绘图加速器42的交互装置402让此两绘图加速器作信号交换，以使绘图加速器绘制的第一部份绘图工作移到主绘图加速器。主绘图加速器将主绘图加速器绘制的第二部分绘图工作与从绘图加速器绘制的第一部分绘图工作予以翻转。每一个第一部分与第二部分绘图工作的像素都会显示在显示器屏幕上。在本专利技术中，因为从与主绘图加速器一同运作以绘制并处理绘图工作，绘图的整体效率得到提升。为了检测从与主绘图加速器的效能，装置进一步包含一测量装置403。测量装置403能检测从绘图加速器41与主绘图加速器42之效能，并传送此两绘图加速器之效能到分配装置401，以使分配装置401能根据此两绘图加速器之效能，依比例分配一第一部份绘图工作到从绘图加速器41，并分配一第二部分绘图工作到主绘图加速器42。从绘图加速器41可以是位于集成芯片内的嵌入式绘图加速器，而主绘图加速器会是在绘图卡中外加式绘图加速器，反之亦可。众所周知可以藉由绘图加速器处理图面帧的速度而测量每一个绘图加速器本文档来自技高网...
【技术保护点】
一种绘图处理装置（ｇｒａｐｈｉｃｓｐｒｏｃｅｓｓｉｎｇａｐｐａｒａｔｕｓ），该绘图处理装置支持一计算机系统（ｃｏｍｐｕｔｅｒｓｙｓｔｅｍ）内一从绘图加速器（ｓｌａｖｅｇｒａｐｈｉｃｓａｃｃｅｌｅｒａｔｏｒ）与一主绘图加速器（ｍａｓｔｅｒｇｒａｐｈｉｃｓａｃｃｅｌｅｒａｔｏｒ）两者间之合作，以进行绘图工作，该绘图工作包含一系列帧（ａｓｅｑｕｅｎｃｅｏｆｆｒａｍｅｓ），该从绘图加速器是在集成芯片（ｉｎｔｅｇｒａｔｅｄｃｈｉｐ）中的一嵌入式绘图加速器（ｅｍｂｅｄｄｅｄｇｒａｐｈｉｃｓａｃｃｅｌｅｒａｔｏｒ），该从绘图加速器包含一第一效能值（ｆｉｒｓｔｖａｌｕｅｏｆｐｅｒｆｏｒｍａｎｃｅ），该主绘图加速器是在一绘图卡（ｇｒａｐｈｉｃｓｃａｒｄ）中之一外加式的绘图加速器，该主图像加速器包含一第二效能值，其特征是所述绘图处理装置包含：分配装置（ｄｉｓｔｒｉｂｕｔｉｎｇｍｅａｎｓ），根据该第一与第二效能值，此分配装置把第一部分绘图工作与一第二部分绘图工作，分别分配给该从绘图加速器与该主绘图加速器；交互装置（ｉｎｔｅｒａｃｔｉｎｇｍｅａｎｓ），此交互装置分别连结于该从绘图加速器与该主绘图加速器，以便使该从绘图加速器与该主绘图加速器作作信号交换（ｈａｎｄｓｈａｋｅ），让该从绘图加速器绘制的第一部分绘图工作转移到该主绘图加速器。...
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：萧见忠，黄鸿儒，涂俊安，白宏达，
申请(专利权)人：矽统科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。