用于多相RFDAC(射频DAC)的CDAC(电容式DAC(数模转换器))单位单元制造技术

公开了可被用于mmWave(毫米波)通信的CDAC(电容式DAC(数模转换器)单位单元和采用此类CDAC单位单元的RFDAC(射频DAC)。一个示例CDAC单位单元包括：四个电容器，所述四个电容器成对连接到所述CDAC单位单元的两个差分输出端；和四个逻辑门，其中所述四个逻辑门中的每个逻辑门被配置为接收四个不同的时钟信号中的关联时钟信号和四个不同的使能信号中的关联使能信号，并且其中所述四个逻辑门中的每个逻辑门被配置为基于该逻辑门的关联时钟信号和关联使能信号触发来自所述四个电容器中的关联电容器的关联脉冲。

【技术实现步骤摘要】
【国外来华专利技术】用于多相RFDAC(射频DAC)的CDAC(电容式DAC(数模转换器))单位单元相关申请的交叉引用本申请要求于2018年12月27日提交的美国申请号16/233,450的优先权，该美国申请特此通过引用整体地并入本文中。
本公开涉及无线技术，并且更具体地，涉及包含可用作(一个或多个)射频(RF)数模转换器(DAC)的(一个或多个)CDAC((一个或多个)电容式DAC(数模转换器))和/或可用作(一个或多个)RFDAC的这样的(一个或多个)CDAC的(一个或多个)单元的技术和系统。
技术介绍
移动通信已从早期语音系统显著地演进到现今高度复杂的集成通信平台。下一代无线通信系统5G(或新无线电(NR))将通过各种用户和应用随时随地提供对信息的访问和对数据的共享。NR有望成为目标是满足截然不同且有时冲突的性能维度和服务的统一网络/系统。此类不同的多维要求由不同的服务和应用驱动。通常，NR将随附加潜在的新无线电接入技术(RAT)而基于3GPP(第三代合作伙伴计划)高级LTE(长期演进)演进，以用更好、简单且无缝的无线连接解决方案丰富人们生活。NR将启用通过无线连接的一切事物并且快速传送丰富的内容和服务。NR将包括现有(例如，当前LTE-A(高级长期演进))系统中未采用的带宽，包括mmWave频带，该带宽提供可用带宽的显著增加，但是以比现有系统中采用的频率更高的频率提供。因为mmWave通信是在大致比现有系统更高的频率下，所以一些现有技术和组件无法很好地适应在mmWave频率下操作。作为一个示例，采用极性转换器的RFDAC变得难以或不可能在较高频率下采用。附图说明图1是图示可连同本文描述的各个方面一起使用的示例用户装备(UE)的框图。图2是图示可连同本文讨论的各个方面一起采用的基站(BS)设备(例如，eNB、gNB等)的示例组件的框图。图3是图示来自四相CDAC中的符号变化的数据刷新问题的图。图4是图示根据本文讨论的各个方面的可采用CDAC单位单元的示例八相DAC的图。图5是图示根据本文讨论的各个方面的可采用现有单位单元或CDAC单位单元的八相DAC的八分圆的图。图6是图示针对多相DAC的第一数据流U(与相位0、90、180和270度相关联)的所有可能的相位变化的图。图7是图示基于现有技术的CDAC的示例四电容器单元以及示例信号的图。图8是图示根据本文讨论的各个方面的示例CDAC单位单元和关联示例信号的实施例的图。图9是连同本文讨论的各个方面一起图示图8的CDAC单位单元的可能的八分圆转变(octanttransition)的图。图10是图示根据本文讨论的各方面的由单位单元从LOIII到LOV和从LOIII到LOI的示例转变的定时图。图11图示根据本文描述的各个方面的采用CDAC单位单元的示例方法的流程图。具体实施方式现在将参考附图描述本公开，其中相似的附图标记用于自始至终指代相似的元件，并且其中所示的结构和设备不一定按比例绘制。如本文所利用的，术语“组件”、“系统”、“接口”等旨在指代计算机相关实体、硬件、软件(例如，在执行中)和/或固件。例如，组件可以是处理器(例如，微处理器、控制器或其他处理设备)、在处理器上运行的进程、控制器、对象、可执行文件、程序、存储设备、计算机、平板PC和/或具有处理器件的用户装备(例如，移动电话等)。通过图示的方式，在服务器上运行的应用和服务器也可以是组件。一个或多个组件可驻留在进程内，并且组件可集中于一个计算机上和/或分布在两个或更多个计算机之间。可以在本文中描述元件的集合或其他组件的集合，其中术语“集合”可以被解释为“一个或多个”。进一步地，例如，这些组件可以例如利用模块从在其上存储有各种数据结构的各种计算机可读存储介质执行。组件可以例如根据信号经由本地和/或远程进程通信，该信号具有一个或多个数据分组(例如，来自经由该信号利用其他系统在本地系统、分布式系统中和/或跨诸如因特网、局域网、广域网或类似网络的网络与另一组件交互的一个组件的数据)。作为另一示例，组件可以是具有通过由电气或电子电路系统操作的机械零件提供的具体功能性的装置，其中电气或电子电路系统可通过由一个或多个处理器执行的软件应用或固件应用来操作。一个或多个处理器可以在装置内部或外部并且可以执行软件或固件应用的至少一部分。作为又一个示例，组件可以是在没有机械零件的情况下通过电子组件提供具体功能性的装置；电子组件可以在其中包括一个或多个处理器以执行至少部分地赋予电子组件的功能性的软件和/或固件。词语示例性的使用旨在以具体方式呈现概念。如本申请中所使用的，术语“或”旨在意指包括性“或”而不是排他性“或”。也就是说，除非另外指定或从上下文中清楚，否则“X采用A或B”旨在意指自然包括性置换中的任一种。也就是说，如果X采用A；X采用B；或X采用A和B两者，则在前述情况中的任一种下满足“X采用A或B”。另外，除非另外指定或从上下文中清楚为针对单数形式，否则如本申请和所附权利要求中所使用的冠词“一”和“一个”通常应该被解释为意指“一个或多个”。此外，如果在详细描述和权利要求中使用术语“包括有”、“包括”、“具有”、“有”、“带有”或其变体，则此类术语旨在以类似于术语“包括”的方式为包括性的。如本文所使用的，术语“电路系统”可以是指以下项，为以下项的一部分，或者包括以下项：专用集成电路(ASIC)、电子电路、处理器(共享的、专用的或组)和/或执行一个或多个软件或固件程序的存储器(共享的、专用的或组)、组合逻辑电路和/或提供所描述的功能性的其他合适的硬件。在一些实施例中，电路系统可以用一个或多个软件或固件模块来实现，或者与电路系统相关联的功能可以通过一个或多个软件或固件模块来实现。在一些实施例中，电路系统可以包括至少部分地在硬件中可操作的逻辑。本文讨论的各种实施例包括含有宽带信号缓冲器的可调谐匹配网络，以及采用如本文所讨论的可调谐匹配网络的系统和技术。本文讨论的可调谐匹配网络以及关联系统和技术可按不同的增益设定提供小的增益衰减变化性、良好的线性度以及恒定的输入和输出阻抗。因此，本文讨论的装置、系统和方法可被用于诸如UE(用户装备)之类的通信设备或诸如gNB(下一代节点B)或eNB(演进型节点B)之类的基站的收发器中的5G(第五代)NR(包括mmWave)。可以使用任何合适地配置的硬件和/或软件来将本文描述的实施例实现到系统中。图1针对一个实施例图示用户装备(UE)设备100的示例组件。在一些实施例中，UE设备100可以包括至少如图所示耦合在一起的应用电路系统102、基带电路系统104、射频(RF)电路系统106、前端模块(FEM)电路系统108和一个或多个天线110。应用电路系统102可以包括一个或多个应用处理器。例如，应用电路系统102可以包括诸如但不限于一个或多个单核心或多核心处理器的电路系统。(一个或多个)处理器可以包括通用处理器和专用处理器(例如，图形处理器、应用本文档来自技高网...

【技术保护点】
1.一种CDAC(电容式DAC(数模转换器))单位单元，包括：/n第一电容器，所述第一电容器被配置为响应于第一触发信号而向所述CDAC单位单元的第一差分输出端生成第一脉冲，其中，所述第一触发信号是基于第一使能信号和第一时钟信号而生成的；/n第二电容器，所述第二电容器被配置为响应于第二触发信号而向所述CDAC单位单元的第一差分输出端生成第二脉冲，其中，所述第二触发信号是基于第二使能信号和第二时钟信号而生成的；/n第三电容器，所述第三电容器被配置为响应于第三触发信号而向所述CDAC单位单元的第二差分输出端生成第三脉冲，其中，所述第三触发信号是基于第三使能信号和第三时钟信号而生成的，并且其中，所述第一差分输出端与所述第二差分输出端不同；和/n第四电容器，所述第四电容器被配置为响应于第四触发信号而向所述CDAC单位单元的第二差分输出端生成第四脉冲，其中，所述第四触发信号是基于第四使能信号和第四时钟信号而生成的，/n其中，所述第一使能信号、所述第二使能信号、所述第三使能信号和所述第四使能信号中的每一个均是不同的，并且其中，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号中的每一个均是不同的。/n...

【技术特征摘要】
【国外来华专利技术】20181227 US 16/233,4501.一种CDAC(电容式DAC(数模转换器))单位单元，包括：
第一电容器，所述第一电容器被配置为响应于第一触发信号而向所述CDAC单位单元的第一差分输出端生成第一脉冲，其中，所述第一触发信号是基于第一使能信号和第一时钟信号而生成的；
第二电容器，所述第二电容器被配置为响应于第二触发信号而向所述CDAC单位单元的第一差分输出端生成第二脉冲，其中，所述第二触发信号是基于第二使能信号和第二时钟信号而生成的；
第三电容器，所述第三电容器被配置为响应于第三触发信号而向所述CDAC单位单元的第二差分输出端生成第三脉冲，其中，所述第三触发信号是基于第三使能信号和第三时钟信号而生成的，并且其中，所述第一差分输出端与所述第二差分输出端不同；和
第四电容器，所述第四电容器被配置为响应于第四触发信号而向所述CDAC单位单元的第二差分输出端生成第四脉冲，其中，所述第四触发信号是基于第四使能信号和第四时钟信号而生成的，
其中，所述第一使能信号、所述第二使能信号、所述第三使能信号和所述第四使能信号中的每一个均是不同的，并且其中，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号中的每一个均是不同的。


2.根据权利要求1所述的CDAC单位单元，还包括：
第一逻辑门，所述第一逻辑门被配置为接收所述第一使能信号和所述第一时钟信号，并且基于所述第一使能信号和所述第一时钟信号生成所述第一触发信号；
第二逻辑门，所述第二逻辑门被配置为接收所述第二使能信号和所述第二时钟信号，并且基于所述第二使能信号和所述第二时钟信号生成所述第二触发信号；
第三逻辑门，所述第三逻辑门被配置为接收所述第三使能信号和所述第三时钟信号，并且基于所述第三使能信号和所述第三时钟信号生成所述第三触发信号；和
第四逻辑门，所述第四逻辑门被配置为接收所述第四使能信号和所述第四时钟信号，并且基于所述第四使能信号和所述第四时钟信号生成所述第四触发信号。


3.根据权利要求2所述的CDAC单位单元，其中，所述第一逻辑门和所述第四逻辑门是第一类型的逻辑门，并且所述第二逻辑门和所述第三逻辑门是第二类型的逻辑门，其中，所述第一类型的逻辑门与所述第二类型的逻辑门不同。


4.根据权利要求1-3中任一项所述的CDAC单位单元，还包括：
第一反相器，其中，所述第一电容器被配置为经由所述第一反相器接收所述第一触发信号；
第二反相器，其中，所述第二电容器被配置为经由所述第二反相器接收所述第二触发信号；
第三反相器，其中，所述第三电容器被配置为经由所述第三反相器接收所述第三触发信号；和
第四反相器，其中，所述第四电容器被配置为经由所述第四反相器接收所述第四触发信号。


5.根据权利要求1-3中任一项所述的CDAC单位单元，其中，所述第一脉冲、所述第二脉冲、所述第三脉冲和所述第四脉冲中的每一个均被生成为单端脉冲，其振幅为对应的双端脉冲的振幅的两倍。


6.一种RFDAC(射频DAC(数模转换器))，包括：
DAC阵列，所述DAC阵列包括布置在多行和多列中的多个CDAC(电容式DAC)单位单元，其中，所述多个CDAC单位单元中的每个CDAC单位单元包括：
该CDAC单位单元的第一电容器，所述第一电容器被配置为响应于该CDAC单位单元的第一触发信号而向该CDAC单位单元的第一差分输出端生成第一脉冲，其中，该CDAC单位单元的第一触发信号是基于该CDAC单位单元的第一使能信号和该CDAC单位单元的第一时钟信号而生成的；
该CDAC单位单元的第二电容器，所述第二电容器被配置为响应于该CDAC单位单元的第二触发信号而向该CDAC单位单元的第一差分输出端生成第二脉冲，其中，该CDAC单位单元的第二触发信号是基于该CDAC单位单元的第二使能信号和该CDAC单位单元的第二时钟信号而生成的；
该CDAC单位单元的第三电容器，所述第三电容器被配置为响应于该CDAC单位单元的第三触发信号而向该CDAC单位单元的第二差分输出端生成第三脉冲，其中，该CDAC单位单元的第三触发信号是基于该CDAC单位单元的第三使能信号和该CDAC单位单元的第三时钟信号而生成的，其中，所述第一差分输出端与所述第二差分输出端不相同；和
该CDAC单位单元的第四电容器，所述第四电容器被配置为响应于该CDAC单位单元的第四触发信号而向该CDAC单位单元的第二差分输出端生成第四脉冲，其中，该CDAC单位单元的第四触发信号是基于该CDAC单位单元的第四使能信号和该CDAC单位单元的第四时钟信号而生成的，
其中，该CDAC单位单元的第一使能信号、该CDAC单位单元的第二使能信号、该CDAC单位单元的第三使能信号和该CDAC单位单元的第四使能信号中的每一个均是不同的，并且其中，该CDAC单位单元的第一时钟信号、该CDAC单位单元的第二时钟信号、该CDAC单位单元的第三时钟信号和该CDAC单位单元的第四时钟信号中的每一个均是不同的。


7.根据权利要求6所述的RFDAC，其中，所述多个列包括多个偶数列，所述多个偶数列包括所述多个CDAC单位单元中的第一CDAC单位单元集，并且所述多个列包括多个奇数列，所述多个奇数列包括所述多个CDAC单位单元中的第二CDAC单位单元集，并且
其中，对于从第一相位到第二相位的至少一个相位转变，所述第一CDAC单位单元集被配置为针对所述第一相位生成关联脉冲，并且所述第二CDAC单位单元集被配置为针对所述第二相位生成关联脉冲。


8.根据权利要求6-7中任一项所述的RFDAC，其中，所述多个CDAC单位单元中的每个CDAC单位单元包括：
该CDAC单位单元的第一逻辑门，所述第一逻辑门被配置为接收该CDAC单位单元的第一使能信号和该CDAC单位单元的第一时钟信号，并且基于该CDAC单位单元的第一使能信号和该CDAC单位单元的第一时钟信号来生成该CDAC单位单元的第一触发信号；
该CDAC单位单元的第二逻辑门，所述第二逻辑门被配置为接收该CDAC单位单元的第二使能信号和该CDAC单位单元的第二时钟信号，并且基于该CDAC单位单元的第二使能信号和该CDAC单位单元的第二时钟信号来生成该CDAC单位单元的第二触发信号；
该CDAC单位单元的第三逻...

【专利技术属性】
技术研发人员：佛朗茨·库特纳，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US