功率开关布置制造技术

本发明专利技术涉及一种功率开关布置(1)，所述功率开关布置包括低侧晶体管(LSS)和高侧晶体管(HSS)，所述低侧晶体管和所述高侧晶体管如此设置，使得所述低侧晶体管和所述高侧晶体管在所述功率开关布置(1)的切换周期的分别交替的时间区段中导通或阻断。所述低侧晶体管(LSS)的源极连接端(2)与负载连接端(3)连接，并且所述低侧晶体管(LSS)的漏极连接端(5)通过存储电感与供给电压(V

【技术实现步骤摘要】
【国外来华专利技术】功率开关布置
本专利技术涉及一种功率开关布置，该功率开关布置包括低侧晶体管和高侧晶体管，该低侧晶体管和该高侧晶体管如此设置，使得该低侧晶体管和该高侧晶体管在功率开关布置的切换周期的分别彼此交替的时间区段中导通地连接或阻断地连接，其中，低侧晶体管的源极连接端与负载连接端连接，并且低侧晶体管的漏极连接端通过存储电感与供给电压连接，其中，高侧晶体管的漏极连接端与负载连接端连接，并且高侧晶体管的源极连接端通过存储电感与供给电压连接。
技术介绍
这种功率开关布置也称为同步转换器，并且在其结构方面原则上是升压转换器的扩展，在该升压转换器中在其他情况下使用的二极管已经由另一功率晶体管取代。这类功率开关布置的运行通常划分为每个切换周期两个时间区段。在第一时间区段期间，低侧功率晶体管是低阻性的且导通，反之，高侧功率晶体管处于高阻性状态并阻断。在此，输入电压施加在存储电感上。因此，线圈电流线性上升并且导致存储电感的能量消耗。在第二时间区段中，低侧功率晶体管阻断并且高侧功率晶体管导通。在存储电感上施加电压，该电压对应于输出电压与输入电压的差。在此，存储电感中的线圈电流下降，并且存储电感将能量释放到同步转换器的输出侧。在单向运行中，存储电感的线圈电流保持为正。由此仅将能量从输入侧传输至输出侧。如果切换包括例如MOSFET或IGBT的功率开关，则该功率开关不是突然从非导通状态转变为导通状态(或者反之)。更准确地说，晶体管根据栅极电容的充电电压在一定的电阻范围内运行。在电流流动下切换的期间，在晶体管中转换或多或少地大的功率，该功率使该晶体管发热并且在最不利的情况下甚至可能损坏该晶体管。因此，通常期望将晶体管的切换过程构型得尽可能地短，以便将开关损耗保持得尽可能地低。但是，通过快速的切换过程，由于所连接的电子部件的内部寄生处的电流的突然换向而导致过电压。尤其机动车/轨道车辆/飞机的现代车载网络(具有例如24V/48V的电压)通常具有相对于过电压低的容差(例如与12V车载网络相比)。同时，通过逐步的小型化，电磁兼容性(EMV)变得越来越重要，并且应尽可能地避免损坏构件的过电压。在现有技术中，已知的是，为了改善EMV辐射(例如为了遵守CISPR22标准)并且为了降低过电压，在驱动器电路中在上游连接栅极串联电阻，这随后减慢切换过程。但是，由此导致开关损耗提高。然后，所产生的热量必须通过附加的冷却来散发。因此，在总体上，功率开关的效率和使用寿命下降。
技术实现思路
根据本专利技术，提供开篇所提及类型的功率开关布置，其特征在于，低侧晶体管包括至少两个晶体管部段，其中，晶体管部段中的至少两个在与存储电感的连接中具有不同的电阻，其中，功率开关布置如此设置，使得在功率开关布置的切换过程期间，晶体管部段中的至少两个在不同的时间点切换。本专利技术的优点由于上述的过电压危险，必须在功率开关的设计时计算出更大的安全性，以便保护功率开关，由此在功率开关的设计和生产中产生额外成本。根据本专利技术的解决方案允许通过调制切换侧沿来改善电压波动的频谱，而损耗不上升。因此，与已知的栅极串联电阻控制相比，可以在切换侧沿的中间部分中实现更高的斜率。同时，可以降低寄生电感处的电压振荡，由此能够改善EMV兼容性并避免过电压。关断过程和接通过程均可以借助这种类型的调制来进行调制。例如，测试表明，所连接的转换器(DC-DC/AC-DC/DC-AC/AC-AC)的相电压和输出电压中的振荡显著更衰减。切换过程中间的切换侧沿的更大斜率和更小的切换时间导致更低的开关损耗，并仍改善EMV辐射。因此，本专利技术允许不改变中间部分中的电压切换侧沿的斜率。仅在切换过程的开始和结束处才对边缘的斜率进行显著调制，并且因此避免非期望的振荡。通过不同大小的晶体管部段的延时的或“分段的(gestaffelte)”切换来实现调制，因为在此得出低侧功率晶体管的不同的、时间相关的路径电阻(Bahnwiderstand)。过电压得以降低/避免，其方式为：通过从外部可见的“低侧晶体管”的分段切换来防止电流的突然换向。本专利技术的有利扩展方案在从属权利要求中进行说明并在说明书中进行描述。在一种实施方式中，晶体管部段中的至少两个包括低侧晶体管的不同大小的面积份额。除了稍微更多的开销之外，尽管有部段化，低侧晶体管的芯片上的面积仍然保持恒定。由于不同大小的面积份额，得出晶体管部段的不同路径电阻值。通过在短时间内以时间上分段的方式接通/关断各个晶体管部段，电流不必突然换向。防止过电压和随后的起振(Einschwingen)，由此得出频谱中的改善。在此，(例如低侧晶体管的漏极电压的)电压切换侧沿的斜率几乎不受影响，并且因此开关损耗保持得低。优选的是，功率开关布置如此设置，使得晶体管部段中的每个都分配给低侧晶体管的栅极连接端的自己的栅极部段，其中，通过切换栅极部段中的一个来切换相关的晶体管部段。然后，栅极连接端同样地相应于晶体管部段进行部段化，从而通过栅极部段的切换实现相关的晶体管部段的切换。在一种实施方式中，功率开关布置如此设置，使得在切换过程期间在两个依次连接的晶体管部段的切换之间的时间间隔小于100ns，优选地小于30ns，优选地小于5ns。优选地，功率开关布置如此设置，使得在切换过程期间在两个依次连接的晶体管部段的切换之间的时间间隔分别小于Ts，其中，Ts是切换过程的有效长度。在此，在依次连接的晶体管部段的各个对之间，时间间隔可以变化。在另一实施方式中，功率开关布置如此设置，使得在低侧晶体管的切换过程中，晶体管部段根据其至存储电感的电阻排序地(sortiert)进行切换。由此，切换过程可以按顺序地进行，并且尽管在切换过程的中间出现陡峭的切换侧沿(低的开关损耗)，仍然可以降低切换侧沿的结束处的非期望的电压振荡(良好的EMV性能)。在一种优选的实施方式中，功率开关布置如此设置，使得在低侧晶体管的接通过程中，晶体管部段按照从最高电阻到最低电阻的顺序时间错位地接通。然后，具有最高电阻的晶体管部段可以例如具有低侧晶体管的最小的面积份额，而具有最低电阻的晶体管部段可以具有低侧晶体管的最大的面积份额。然后，在低侧晶体管的接通过程中，晶体管部段按照从最低面积份额到最高面积份额的顺序时间错位地接通。在另一优选实施方式中，功率开关布置如此设置，使得在低侧晶体管的关断过程中，晶体管部段按照从最低电阻到最高电阻的顺序时间错位地关断。然后，具有最低电阻的晶体管部段可以例如具有低侧晶体管的最大的面积份额，而具有最高电阻的晶体管部段可以具有低侧晶体管的最小的面积份额。然后，在低侧晶体管的关断过程中，晶体管部段按照从最高面积份额到最低面积份额的顺序时间错位地接通。附图说明基于附图和以下描述进一步阐述本专利技术的实施例。附图示出：图1示出根据本专利技术的功率开关布置的实施方式的电路图；图2示出现有技术中的功率开关的漏极电流和漏极电压的简化图；图3示出根据本专利技术的功率开关布置的漏极电流和漏极电压的简化图；图4示出现有技术中的功率开关的漏极电压的简化本文档来自技高网...

【技术保护点】
1.一种功率开关布置(1)，所述功率开关布置包括低侧晶体管(LSS)和高侧晶体管(HSS)，所述低侧晶体管和所述高侧晶体管如此设置，使得所述低侧晶体管和所述高侧晶体管在所述功率开关布置(1)的切换周期的分别彼此交替的时间区段中导通地连接或阻断地连接，/n其中，所述低侧晶体管(LSS)的源极连接端(2)与负载连接端(3)连接，并且所述低侧晶体管(LSS)的漏极连接端(5)通过存储电感(L)与供给电压(V

【技术特征摘要】
【国外来华专利技术】20181126 DE 102018220247.81.一种功率开关布置(1)，所述功率开关布置包括低侧晶体管(LSS)和高侧晶体管(HSS)，所述低侧晶体管和所述高侧晶体管如此设置，使得所述低侧晶体管和所述高侧晶体管在所述功率开关布置(1)的切换周期的分别彼此交替的时间区段中导通地连接或阻断地连接，
其中，所述低侧晶体管(LSS)的源极连接端(2)与负载连接端(3)连接，并且所述低侧晶体管(LSS)的漏极连接端(5)通过存储电感(L)与供给电压(Vin)连接，
其中，所述高侧晶体管(HSS)的漏极连接端(6)与所述负载连接端(3)连接，并且所述高侧晶体管(HSS)的源极连接端(7)通过所述存储电感(L)与所述供给电压(Vin)连接，
其特征在于，
所述低侧晶体管(LSS)包括至少两个晶体管部段(LSS1，LSS2，LSS3)，其中，所述晶体管部段中的至少两个晶体管部段在与所述存储电感的连接中具有不同的电阻(R1，R2，R3)，
其中，所述功率开关布置(1)如此设置，使得在所述功率开关布置(1)的切换过程期间，所述晶体管部段(LSS1，LSS2，LSS3)中的至少两个晶体管部段在不同的时间点切换。


2.根据权利要求1所述的功率开关布置(1)，其中，所述晶体管部段(LSS1，LSS2，LSS3)中的至少两个晶体管部段包括所述低侧晶体管(LSS)的不同大小的面积份额。


3.根据权利要求1或2所述的功率开关布置(1)，其中，所述功率开关...

【专利技术属性】
技术研发人员：J·朱斯，A·施佩特，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：德国;DE