增强速度模式下的数据通信制造技术

一种互连控制器包括：数据链路层控制器，所述数据链路层控制器耦合到事务层，其中所述数据链路层控制器选择性地从所述事务层接收数据分组并将所述数据分组发送到所述事务层；以及物理层控制器，所述物理层控制器耦合到所述数据链路层控制器和通信链路。所述物理层控制器选择性地以第一预定链路速度操作。所述物理层控制器具有增强速度模式，其中响应于执行链路初始化，所述互连控制器查询数据处理平台以确定是否允许所述增强速度模式，执行至少一个设置操作以选择增强速度，其中所述增强速度大于所述第一预定链路速度，并且随后使用所述增强速度操作所述通信链路。

【技术实现步骤摘要】
【国外来华专利技术】增强速度模式下的数据通信
技术介绍
数据通信系统常规上被设计成遵守已发布的通信标准，因此一个制造商的部件可以与不同制造商的部件进行互操作。例如，许多现代计算装置利用输入/输出(I/O)适配器和总线，所述I/O适配器和总线利用外围部件互连(PCI)或PCIExpress(PCIe)互连标准的某一版本或实现方式。PCIe标准指定用于将外围装置附接到主计算机的计算机通信互连。PCIe是较早期PCI标准的扩展，所述较早期PCI标准使用现有的PCI编程概念，但是使计算机互连基于更快的物理层通信协议。PCIe物理层由上游装置与下游装置之间的双重单向链路组成。PCIe标准由外围部件互连特殊兴趣小组(PCI-SIG)发布。PCI-SIG不时地修订标准以反映增强速度和能力。例如，PCIe1.0在2003年发布并指定每秒2.5千兆次传输(GT/s)的传输速率。PCIe2.0在2007年推出并提供5.0GT/s传输速率，随后是2010年具有8.0GT/s传输速率的PCIe3.0和2017年具有16.0GT/s传输速率的PCIe4.0。因此，所述标准以3至7年周期发布的新版本以较长的离散步本文档来自技高网...

【技术保护点】
1.一种用于数据处理平台的互连控制器，其包括：/n数据链路层控制器，所述数据链路层控制器适于耦合到事务层，其中所述数据链路层控制器选择性地从所述事务层接收数据分组并将数据分组发送到所述事务层；以及/n物理层控制器，所述物理层控制器耦合到所述数据链路层控制器并且适于耦合到通信链路，所述物理层控制器选择性地以第一预定链路速度操作，其中所述物理层控制器具有增强速度模式，/n其中响应于执行链路初始化，所述互连控制器：/n查询所述数据处理平台以确定是否允许所述增强速度模式；/n执行至少一个设置操作以选择增强速度，其中所述增强速度大于所述第一预定链路速度；并且/n随后使用所述增强速度来操作所述通信链路。/...

【技术特征摘要】
【国外来华专利技术】20181214 US 16/221,1811.一种用于数据处理平台的互连控制器，其包括：
数据链路层控制器，所述数据链路层控制器适于耦合到事务层，其中所述数据链路层控制器选择性地从所述事务层接收数据分组并将数据分组发送到所述事务层；以及
物理层控制器，所述物理层控制器耦合到所述数据链路层控制器并且适于耦合到通信链路，所述物理层控制器选择性地以第一预定链路速度操作，其中所述物理层控制器具有增强速度模式，
其中响应于执行链路初始化，所述互连控制器：
查询所述数据处理平台以确定是否允许所述增强速度模式；
执行至少一个设置操作以选择增强速度，其中所述增强速度大于所述第一预定链路速度；并且
随后使用所述增强速度来操作所述通信链路。


2.如权利要求1所述的互连控制器，其中：
所述第一预定链路速度由已发布标准指定，并且所述增强速度并非由所述已发布标准指定。


3.如权利要求2所述的互连控制器，其中：
所述增强速度在所述第一预定链路速度与由所述已发布标准指定的第二预定速度之间。


4.如权利要求2所述的互连控制器，其中：
所述物理层控制器符合外围部件互连快速(PCIe)基本规范。


5.如权利要求4所述的互连控制器，其中：
所述互连控制器是PCIe根联合体的一部分，所述PCIe根联合体基于端点的上游端口的能力来确定所述互连控制器的所述增强速度。


6.如权利要求5所述的互连控制器，其中：
所述PCIe根联合体将所述互连控制器的所述增强速度确定为所述互连控制器与所述端点的所述上游端口的最高相互支持速度。


7.如权利要求5所述的互连控制器，其中：
所述PCIe根联合体通过访问PCIe配置空间来确定所述互连控制器的所述增强速度。


8.如权利要求7所述的互连控制器，其中：
所述互连控制器通过访问所述PCIe配置空间中的扩展能力描述符来确定所述增强速度。


9.如权利要求2所述的互连控制器，其中：
所述第一预定链路速度是所述已发布标准支持的最高发布速度。


10.如权利要求1所述的互连控制器，其中：
所述事务层包括PCIe事务层。


11.如权利要求1所述的互连控制器，其中：
所述事务层包括用于加速器的高速缓存一致性互连(CCIX)事务层。


12.一种数据处理平台，其包括：
基本输入/输出系统(BIOS)；
数据处理器，所述数据处理器包括：
中央处理单元，所述中央处理单元耦合到所述BIOS并响应于所述BIOS以执行初始化程序；
外围部件接口快速(PCIe)根联合体，所述PCIe根联合体耦合到所述中央处理单元并且包括适于耦合到PCIe网络的第一PCIe端口控制器，其中所述第一PCIe端口控制器支持第一预定链路速度和增强速度模式；
其中所述B...

【专利技术属性】
技术研发人员：戈登·卡鲁克，格拉德·R·塔尔伯特，
申请(专利权)人：ATI科技无限责任公司，超威半导体公司，
类型：发明
国别省市：加拿大;CA