用于双重图案化工艺的临界尺寸控制制造技术

在用于制造半导体器件的方法中，依次在衬底上形成伪栅极层和硬掩模层。第一掺杂部分形成在伪栅极层中，并且具有相对于伪栅极层的其它部分的蚀刻选择性。在部分硬掩模层上形成蚀刻掩模。蚀刻硬掩模层和伪栅极层以将伪栅极层的第一掺杂部分和其它部分图案化成第一伪栅极和第二伪栅极。第一伪栅极和第二伪栅极具有不同的宽度。形成介电层以外围包围每个第一伪栅极和每个第二伪栅极。用第一金属栅极和第二金属栅极替换第一伪栅极和第二伪栅极。本发明专利技术的实施例还涉及用于双重图案化工艺的临界尺寸控制。

【技术实现步骤摘要】
用于双重图案化工艺的临界尺寸控制本申请是于2016年8月31日提交的申请号为201610783819.9，名称为“用于双重图案化工艺的临界尺寸控制”的分案申请。
本专利技术的实施例涉及集成电路器件，更具体地，涉及用于双重图案化工艺的临界尺寸控制。
技术介绍
半导体集成电路(IC)工业已经经历了快速增长。在IC演化过程中，功能密度(定义为每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。但是，这种按比例缩小增加了处理和制造IC的复杂性。为了实现这些进步，需要IC制造中的类似发展。例如，随着半导体IC工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维(3D)器件的发展。然而，传统的FinFET器件和制造FinFET器件的方法不是在所有方面都已完全令人满意。
技术实现思路
本专利技术的实施例提供了一种本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底；/n鳍结构，在所述衬底上延伸；/n多个第一金属栅极，位于所述衬底上并在所述鳍结构上延伸，多个所述第一金属栅极以第一间距彼此间隔开；以及/n多个第二金属栅极，位于所述衬底上，多个所述第二金属栅极与多个所述第一金属栅极相邻并且在相同的一个所述鳍结构上延伸，其中，每个所述第一金属栅极的宽度与每个所述第二金属栅极的宽度不同，多个所述第二金属栅极以所述第一间距彼此间隔开，并且多个所述第一金属栅极与多个所述第二金属栅极中的每个的中心线之间的距离相同。/n

【技术特征摘要】
20151130 US 14/954,3801.一种半导体器件，包括：
衬底；
鳍结构，在所述衬底上延伸；
多个第一金属栅极，位于所述衬底上并在所述鳍结构上延伸，多个所述第一金属栅极以第一间距彼此间隔开；以及
多个第二金属栅极，位于所述衬底上，多个所述第二金属栅极与多个所述第一金属栅极相邻并且在相同的一个所述鳍结构上延伸，其中，每个所述第一金属栅极的宽度与每个所述第二金属栅极的宽度不同，多个所述第二金属栅极以所述第一间距彼此间隔开，并且多个所述第一金属栅极与多个所述第二金属栅极中的每个的中心线之间的距离相同。


2.根据权利要求1所述半导体器件，还包括：
介电层，外围包围并且接触位于所述衬底上方的多个所述第一金属栅极和多个所述第二金属栅极。


3.根据权利要求2所述半导体器件，其中，所述介电层由均一材料形成，所述介电层从多个所述第一金属栅极和多个所述第二金属栅极中的每个金属栅极连续地延伸到相邻的另一个金属栅极。


4.根据权利要求2所述半导体器件，其中，所述介电层由氧化硅、氮化硅或氮氧化硅形成。


5.根据权利要求1所述半导体器件，其中，多个所述第一金...

【专利技术属性】
技术研发人员：张哲诚，林志翰，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71