一种基于静态存储器的抗单粒子翻转的加固电路制造技术

本发明专利技术提供了一种基于静态存储器的抗单粒子翻转的加固电路，由于该加固电路结合了DICE单元和稳定结构的优点，因此该电路具备完全的抗单节点翻转能力，同时敏感节点数量的减小使得存储电路的抗双节点能力提高，因此，该加固电路具备完全的抗单节点翻转能力，同时基本具备抗双节点翻转能力。该加固电路优良的抗单粒子性能可以提高航天存储器的抗单粒子能力。

【技术实现步骤摘要】
一种基于静态存储器的抗单粒子翻转的加固电路
本专利技术属于半导体芯片
，具体涉及一种基于静态存储器的抗单粒子翻转的加固电路。
技术介绍
随着我国航天技术的快速发展，对于航天所用芯片的可靠性性能的要求越来越高。同时随着工艺尺寸向纳米级发展，单粒子入射航天芯片的几率增大，使得单粒子效应对航天芯片的影响更大。静态存储器作为航天芯片的核心单元，其存储逻辑的正确性影响着宇航芯片的正常工作，但是单粒子入射存储单元很容易使得存储逻辑发生翻转，进而影响整个宇航电路的工作状态，甚至导致整个宇航电路功能失效，如何从电路级方面对FDSOI搭建的静态存储器进行加固，是提高宇航用静态存储器电路的抗单粒子性能所面临的新的挑战。仿真实验表明：在重离子条件下，6T-SRAM单元中的关断NMOS器件漏端会由于单粒子作用导致存储节点的电压变化，这一电压变化导致与其相邻的反相器中原来关断的晶体管导通，使得另一个存储节点电压发生变化，这一电压变化形成的正反馈加剧了重离子入射器件导致的存储节点的错误翻转，如果恢复时间大于反馈时间，就会导致6T-SRAM单元存储逻辑的翻转。本文档来自技高网...

【技术保护点】
1.一种基于静态存储器的抗单粒子翻转的加固电路，其特征在于，包括：第一晶体管(N1)、第二晶体管(N2)、第三晶体管(N3)、第四晶体管(N4)、第五晶体管(N5)、第六晶体管(N6)、第七晶体管(N7)、第八晶体管(N8)、第九晶体管(N9)、第十晶体管(N10)、第十一晶体管(P1)、第十二晶体管(P2)、第十三晶体管(P3)以及第十四晶体管(P4)，所述第一晶体管(N1)的栅极分别与所述第五晶体管(N5)的源极、第二晶体管(N2)的漏极、第八晶体管(N8)的漏极以及第十三晶体管(P3)的栅极相连，所述第一晶体管(N1)、第二晶体管(N2)、第三晶体管(N3)以及第四晶体管(N4)各自的衬...

【技术特征摘要】
1.一种基于静态存储器的抗单粒子翻转的加固电路，其特征在于，包括：第一晶体管(N1)、第二晶体管(N2)、第三晶体管(N3)、第四晶体管(N4)、第五晶体管(N5)、第六晶体管(N6)、第七晶体管(N7)、第八晶体管(N8)、第九晶体管(N9)、第十晶体管(N10)、第十一晶体管(P1)、第十二晶体管(P2)、第十三晶体管(P3)以及第十四晶体管(P4)，所述第一晶体管(N1)的栅极分别与所述第五晶体管(N5)的源极、第二晶体管(N2)的漏极、第八晶体管(N8)的漏极以及第十三晶体管(P3)的栅极相连，所述第一晶体管(N1)、第二晶体管(N2)、第三晶体管(N3)以及第四晶体管(N4)各自的衬底与各自的源极相连后，共同连接所述第五晶体管(N5)、第六晶体管(N6)、第七晶体管(N7)、第八晶体管(N8)、第九晶体管(N9)以及第十晶体管(N10)的衬底并连接电源地(GND)，所述第一晶体管(N1)的漏极分别与所述第四晶体管(N4)的栅极、所述第七晶体管(N7)的漏极、第二晶体管(N2)的栅极、第十一晶体管(P1)的漏极以及第六晶体管(N6)的栅极相连，所述第三晶体管(N3)的栅极分别与所述第四晶体管(N4)的漏极、第十晶体管(N10)的漏极、第十四晶体管(P4)的漏极、第十一晶体管(P1)的栅极以及第五晶体管(N5)的栅极相连，所述第三晶体管(N3)的漏极分别与第六晶体管(N6)的源极、第十二晶体管(P2)的栅极以及第九晶体管(N9)的漏极相连，第五晶体管(N5)的漏极与第十二晶体管(P2)的漏极相连，第六晶体管(N6)的漏极分别与第十三晶体管(P3)的漏极以及第十四晶体管(P4)的栅极相连，第七晶体管(N7)的源极与第九晶体管(N9)的源极相连后，接入位线(BL)，所述第七晶体管(N7)的栅极分别与第八晶体管(N8)的栅极、第九晶体管(N9)的栅极以及第十晶体管(N10)的栅极相连后，接入字线(WL)，所述第八晶体管(N8)的源极与第十晶体管(N10)的源极相连后接入反位线(BLN)，第十一晶体管(P1)、第十二晶体管(P2)、第十三晶体管(P3)以及第十四晶体管(P4)各自的衬底与各自的源极相连后，共同连接电...

【专利技术属性】
技术研发人员：刘红侠，梁妍，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61