一种面板画素排列结构及其驱动方法技术

本发明专利技术涉及面板画素排列结构技术领域，特别涉及一种面板画素排列结构及其驱动方法，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线和多条栅极走线，一个像素单元配置两条栅极走线且位于两条栅极走线之间，第一Demux走线、第二Demux走线和第三Demux走线分别与像素单元中的TFT开关对应连接，第一Demux走线、第二Demux走线和第三Demux走线分别控制对应的TFT开关的信号输入情况，这样能够改变像素单元中画素的排列方式，从而改善Demux液晶显示屏显示不良的问题，改善制程不良导致的Demux液晶显示屏显示不良的现象。

【技术实现步骤摘要】
一种面板画素排列结构及其驱动方法
本专利技术涉及面板画素排列结构
，特别涉及一种面板画素排列结构及其驱动方法。
技术介绍
Demux(解复用)液晶显示屏在制程上由于制程的不稳定性及不可控性，DemuxTFT开关的Ion(TFT打开时的开启电流)会不一样，这样就会造成有的DemuxTFT开关连接的SourceLine(源极走线)上的子画素(R/G/B)的充电率就会有所不同，从而会导致每一条SourceLine上的子画素的显示亮度会不一样，从而出现亮暗竖线的产生，影响Demux液晶显示屏的显示品质。
技术实现思路
本专利技术所要解决的技术问题是：提供一种面板画素排列结构及其驱动方法，可使像素的显示亮度得到综合，从而消除面板亮暗竖线的产生。为了解决上述技术问题，本专利技术采用的第一种技术方案为：一种面板画素排列结构，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；每个所述像素单元包括从左至右依次排列的六列子像素对和七条数据走线，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线；一个所述像素单元中从左至右依次排列的第二条数据走线至第七条数据走线均分别连接一个TFT开关，一个所述像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的栅极均分别与第一Demux走线电连接，一个所述像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的栅极均分别与第二Demux走线电连接，一个所述像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的栅极均分别与第三Demux走线电连接；每个所述TFT开关的输入端分别连接有一条源极走线，一个所述像素单元中从左至右依次排列的第二条数据走线、第四条数据走线和第六数据走线所连接的TFT开关共用一条源极走线，一个所述像素单元中从左至右依次排列的第三条数据走线、第五条数据走线和第七数据走线所连接的TFT开关共用一条源极走线。本专利技术采用的第二种技术方案为：一种面板画素排列结构的驱动方法，包括以下步骤：步骤S1、在一个像素单元中，控制两条栅极走线中的一条栅极走线开启；步骤S2、在一条栅极走线开启期间，依次控制第一Demux走线、第二Demux走线和第三Demux走线开启；在第一Demux走线开启期间，控制源极走线将信号传输至一个像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的像素对中；在第二Demux走线开启期间，控制源极走线将信号传输一个像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的像素对中；在第三Demux走线开启期间，控制源极走线将信号传输至一个像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的像素对中；步骤S3、控制两条栅极走线中的另一条栅极走线开启；步骤S4、在另一条栅极走线开启期间，依次控制第一Demux走线、第二Demux走线和第三Demux走线开启；在第一Demux走线开启期间，控制源极走线将信号传输至一个像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的像素对中；在第二Demux走线开启期间，控制源极走线将信号传输一个像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的像素对中；在第三Demux走线开启期间，控制源极走线将信号传输至一个像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的像素对中；步骤S5、循环步骤S1-S4，驱动每个像素单元。本专利技术的有益效果在于：通过设置第一Demux走线、第二Demux走线和第三Demux走线分别与像素单元中的TFT开关对应连接，第一Demux走线控制一个像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的信号输入情况，第二Demux走线控制一个像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的信号输入情况，第三Demux走线控制一个像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的信号输入情况，这样能够改变像素单元中画素的排列方式，从而改善Demux液晶显示屏显示不良的问题，改善制程不良导致的Demux液晶显示屏显示不良的现象；而且节省了制程优化所需要花费的制程成本，增加材料的利用率，又可达到忽视制程差异造成的不良，改善Demux液晶显示屏的显示品质，发展前景良好。附图说明图1为根据本专利技术的一种面板画素排列结构的结构示意图；图2为根据本专利技术的一种面板画素排列结构的正确显示的纯色画面图；图3为根据本专利技术的一种面板画素排列结构的异常显示的纯色画面图；图4为根据本专利技术的一种面板画素排列结构的优化画素排列的奇数条源极走线数据映射的波形图；图5为根据本专利技术的一种面板画素排列结构的优化画素排列的偶数条源极走线数据映射的波形图；图6为根据本专利技术的一种面板画素排列结构的驱动方法的步骤流程图；标号说明：1、像素单元。具体实施方式为详细说明本专利技术的
技术实现思路
、所实现目的及效果，以下结合实施方式并配合附图予以说明。请参照图1，本专利技术提供的一种技术方案：一种面板画素排列结构，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；每个所述像素单元包括从左至右依次排列的六列子像素对和七条数据走线，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线；一个所述像素单元中从左至右依次排列的第二条数据走线至第七条数据走线均分别连接一个TFT开关，一个所述像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的栅极均分别与第一Demux走线电连接，一个所述像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的栅极均分别与第二Demux走线电连接，一个所述像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的栅极均分别与第三Demux走线电连接；每个所述TFT开关的输入端分别连接有一条源极走线，一个所述像素单元中从左至右依次排列的第二条数据走线、第四条数据走线和第六数据走线所连接的TFT开关共用一条源极走线，一个所述像素单元中从左至右依次排列的第三条数据走线、第五条数据走线和第七数据走线所连接的TFT开关共用一条源极走线。从上述描述可知，本专利技术的有益效果在于：通过设置第一Demux走线、第二Demux走线和第三Demux走线分别与像素单元中的TFT开关对应连接，第一Demux走线控制一个像素单元中从左至右依次排列的本文档来自技高网...

【技术保护点】
1.一种面板画素排列结构，其特征在于，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；/n每个所述像素单元包括从左至右依次排列的六列子像素对和七条数据走线，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线；/n一个所述像素单元中从左至右依次排列的第二条数据走线至第七条数据走线均分别连接一个TFT开关，一个所述像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的栅极均分别与第一Demux走线电连接，一个所述像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的栅极均分别与第二Demux走线电连接，一个所述像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的栅极均分别与第三Demux走线电连接；/n每个所述TFT开关的输入端分别连接有一条源极走线，一个所述像素单元中从左至右依次排列的第二条数据走线、第四条数据走线和第六数据走线所连接的TFT开关共用一条源极走线，一个所述像素单元中从左至右依次排列的第三条数据走线、第五条数据走线和第七数据走线所连接的TFT开关共用一条源极走线。/n...

【技术特征摘要】
1.一种面板画素排列结构，其特征在于，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；
每个所述像素单元包括从左至右依次排列的六列子像素对和七条数据走线，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线；
一个所述像素单元中从左至右依次排列的第二条数据走线至第七条数据走线均分别连接一个TFT开关，一个所述像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的栅极均分别与第一Demux走线电连接，一个所述像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的栅极均分别与第二Demux走线电连接，一个所述像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的栅极均分别与第三Demux走线电连接；
每个所述TFT开关的输入端分别连接有一条源极走线，一个所述像素单元中从左至右依次排列的第二条数据走线、第四条数据走线和第六数据走线所连接的TFT开关共用一条源极走线，一个所述像素单元中从左至右依次排列的第三条数据走线、第五条数据走线和第七数据走线所连接的TFT开关共用一条源极走线。


2.根据权利要求1所述面板画素排列结构，其特征在于，一个所述像素单元中从左至右依次排列的第一条数据走线单独连接一条源极走线。


3.根据权利要求1所述面板画素排列结构，其特征在于，一个所述子像素对包括一个子像素，所述像素单元中的所有子像素以R、G和B的方式依次阵列排布。


4.根据权利要求1所述面板画素排列结构，其特征在于，一个...

【专利技术属性】
技术研发人员：熊克，谢建峰，
申请(专利权)人：福建华佳彩有限公司，
类型：发明
国别省市：福建;35