半导体结构及封装方法技术

本申请实施例提供了一种半导体结构及封装方法。所述半导体结构包括：第一半导体衬底130；第一重布线层210，设置于所述第一半导体衬底130之上，第一模塑组合物层400，设置于所述第一重布线层210之上；其中，所述第一模塑组合物层400的第一结构面403设置有凹槽401；存储器502，至少部分设置于所述凹槽401中；第二重布线层220，设置于所述第一结构面403上所述凹槽401以外的区域；处理器501，设置于所述第二重布线层220之上，并与所述存储器502至少部分重叠设置；所述处理器501分别与所述存储器502、所述第一重布线层210的第一焊盘218电连接。本申请实施例解决了现有技术中，CoWoS封装技术导致封装尺寸过大以及成本增加的问题。

【技术实现步骤摘要】
半导体结构及封装方法
本申请涉及半导体
，尤其涉及一种半导体结构及封装方法。
技术介绍
近年来，随着计算机行业的迅速发展，高性能计算(HighPerformanceComputing，HPC)的应用越来泛应用，例如在高性能网路和服务器应用等领域，特别是人工智能(ArtificialIntelligence，AI)相关的产品。HPC类应用需要满足高数据传输速率、大带宽和低延迟等性能要求，为了满足上述要求，在芯片内集成高带宽存储器(HighBandwidthMemory，HBM)和处理器成为一个可行的解决方案，因其通过较短的连线相连，会减少延迟、降低功耗；而晶圆级芯片封装(ChiponWaferonSubstrate，CoWoS)提供了一种可行的封装方式。CoWoS属于一种集成型先进半导体封装技术，可实现将具有高运算能力的逻辑芯片与具有大容量和频宽的存储器芯片整合在一起。作为一种2.5D/3D封装工艺，CoWoS可以让芯片尺寸更小，同时拥有更高的输入/输出(Input/Output，I/O)带宽。具体地，CoWoS是晶圆段延伸的先进封装技术，其先将半导体芯片通过晶圆级芯片(ChiponWafer，CoW)封装连接至矽晶圆，再把CoW芯片与基板连结，集成得到CoWoS。现有技术中，CoWoS封装技术，通常将多个高带宽存储器和处理器并排放置在中介层上，此种封装方式会到导致封装尺寸过大，另一方面增加中介层的使用，导致封装成本增加。
技术实现思路
本申请实施例提供一种半导体结构及封装方法，以解决现有技术中，CoWoS封装技术导致封装尺寸过大以及成本增加的问题。一方面，本申请实施例提供了一种半导体结构，所述半导体结构包括：第一半导体衬底130；第一重布线层210，设置于所述第一半导体衬底130之上，第一模塑组合物层400，设置于所述第一重布线层210之上；其中，所述第一模塑组合物层400的第一结构面403设置有凹槽401；存储器502，至少部分设置于所述凹槽401中；第二重布线层220，设置于所述第一结构面403上所述凹槽401以外的区域；处理器501，设置于所述第二重布线层220之上，并与所述存储器502至少部分重叠设置；所述处理器501分别与所述存储器502、所述第一重布线层210的第一焊盘218电连接。可选地，所述半导体装置还包括：第二模塑组合物层500，覆盖所述第二重布线层220以及所述处理器501、所述存储器502；电源基板504，与所述存储器502的接触面连接。可选地，所述第一模塑组合物层400设置有贯穿于所述第一模塑组合物层400的金属穿孔302；所述金属穿孔302内填充有金属；所述金属穿孔302的第一端裸露于所述第一模塑组合物层400的第一结构面403；所述金属穿孔302的第二端与所述第一焊盘218电连接。可选地，所述处理器501依次通过所述第二重布线层220的第二焊盘217、所述金属穿孔302与所述第一焊盘218电连接。可选地，所述第一重布线层210包括第一绝缘层212，所述第一焊盘218贯穿于所述第一绝缘层212。另一方面，本申请实施例还提供一种半导体封装方法，所述方法包括：提供一第二半导体衬底；在所述第二半导体衬底之上覆盖一保护层；在所述保护层之上设置覆盖一层第一重布线层；在所述第一重布线层之上覆盖模塑组合物，形成第一模塑组合物层；在所述第一模塑组合物层的第一结构面上形成凹槽；在所述第一结构面上所述凹槽以外的区域覆盖第二重布线层；在所述凹槽中放置存储器；在所述第二重布线层之上放置处理器；其中，所述处理器分别与所述存储器、所述第一重布线层的第一焊盘电连接；移除所述保护层以及所述第二半导体衬底，将所述第一重布线层与第一半导体衬底连接，形成半导体结构。可选地，所述在所述保护层之上设置覆盖一层第一重布线层之后，所述方法包括：在所述第一重布线层之上覆盖一层模版层；对所述模版层进行光刻处理，形成贯穿于所述模版层的穿孔；在所述穿孔填充金属，形成金属穿孔，移除模版层；其中，所述金属穿孔贯穿于所述第一模塑组合物层。可选地，所述移除所述保护层以及所述第二半导体衬底之前，所述方法还包括：通过所述存储器的接触面以及所述第二重布线层的第二焊盘，与电源基板连接；通过模塑组合物覆盖所述第二重布线层以及所述处理器、所述存储器，形成第二模塑组合物层。又一方面，本申请实施例还提供一种电子设备，该电子设备包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上所述的半导体封装方法中的步骤。再一方面，本申请实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的半导体封装方法中的步骤。在本申请实施例中，在所述半导体结构中，存储器502通过设置在作为中介层的第一模塑组合物层400的凹槽401内，降低了所述半导体结构的整体封装高度；处理器501与存储器502至少部分重叠设置，减少了第一模塑组合物层400的使用面积，节省第一模塑组合物层400的使用成本。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的半导体封装结构的示意图；图2为本申请实施例提供的半导体封装方法的步骤流程图；图3为本申请实施例提供的半导体封装方法的示意图之一；图4为本申请实施例提供的半导体封装方法的示意图之二；图5为本申请实施例提供的半导体封装方法的示意图之三；图6为本申请实施例提供的半导体封装方法的示意图之四；图7为本申请实施例提供的半导体封装方法的示意图之五；图8为本申请实施例提供的半导体封装方法的示意图之六；图9为本申请实施例提供的半导体封装方法的示意图之七；图10为本申请实施例提供的半导体封装方法的示意图之八；图11为本申请实施例提供的电子设备的结构框图。附图标记说明：100，第二半导体衬底；110，保护层；130，第一半导体衬底；210，第一重布线层；212，第一绝缘层；217，第二焊盘；218，第一焊盘；220，第二重布线层；221、阻焊层；300，模版层；301，穿孔；302，金属穿孔；400，第一模塑组合物层；401，凹槽；403，第一结构面；500，第二模塑组合物层；501，处理器；502，存储器；504，电源基板。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n第一半导体衬底(130)；/n第一重布线层(210)，设置于所述第一半导体衬底(130)之上，/n第一模塑组合物层(400)，设置于所述第一重布线层(210)之上；其中，所述第一模塑组合物层(400)的第一结构面(403)设置有凹槽(401)；/n存储器(502)，至少部分设置于所述凹槽(401)中；/n第二重布线层(220)，设置于所述第一结构面(403)上所述凹槽(401)以外的区域；/n处理器(501)，设置于所述第二重布线层(220)之上，并与所述存储器(502)至少部分重叠设置；所述处理器(501)分别与所述存储器(502)、所述第一重布线层(210)的第一焊盘(218)电连接。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
第一半导体衬底(130)；
第一重布线层(210)，设置于所述第一半导体衬底(130)之上，
第一模塑组合物层(400)，设置于所述第一重布线层(210)之上；其中，所述第一模塑组合物层(400)的第一结构面(403)设置有凹槽(401)；
存储器(502)，至少部分设置于所述凹槽(401)中；
第二重布线层(220)，设置于所述第一结构面(403)上所述凹槽(401)以外的区域；
处理器(501)，设置于所述第二重布线层(220)之上，并与所述存储器(502)至少部分重叠设置；所述处理器(501)分别与所述存储器(502)、所述第一重布线层(210)的第一焊盘(218)电连接。


2.根据权利要求1所述的半导体结构，其特征在于，还包括：
第二模塑组合物层(500)，覆盖所述第二重布线层(220)以及所述处理器(501)、所述存储器(502)；
电源基板(504)，与所述存储器(502)的接触面连接。


3.根据权利要求1所述的半导体结构，其特征在于，所述第一模塑组合物层(400)设置有贯穿于所述第一模塑组合物层(400)的金属穿孔(302)；所述金属穿孔(302)内填充有金属；
所述金属穿孔(302)的第一端裸露于所述第一模塑组合物层(400)的第一结构面(403)；
所述金属穿孔(302)的第二端与所述第一焊盘(218)电连接。


4.根据权利要求3所述的半导体结构，其特征在于，所述处理器(501)依次通过所述第二重布线层(220)的第二焊盘(217)、所述金属穿孔(302)与所述第一焊盘(218)电连接。


5.根据权利要求1所述的半导体结构，其特征在于，所述第一重布线层(210)包括第一绝缘层(212)，所述第一焊盘(218)贯穿于所述第一绝缘层(212)。
<...

【专利技术属性】
技术研发人员：胡楠，孔剑平，王琪，肖敏，
申请(专利权)人：浙江毫微米科技有限公司，浙江微片科技有限公司，
类型：发明
国别省市：浙江;33