动态逻辑分区并控制访问权限的IC智能卡及其实现方法技术

一种动态逻辑分区并控制访问权限的ＩＣ智能卡芯片，包括微处理器、存储器组和串行Ｉ／Ｏ接口电路，其中存储器组中包括可编程非易失性存储器，其特征在于：　　　　所述微处理器包括一个存储器动态划分寄存器ＭＡＲ，用于在其中设置可编程非易失性存储器中各逻辑分区的大小；　　　　在微处理器与存储器组之间有一个存储器管理模块，用于根据存储器动态划分寄存器ＭＡＲ中的值，将可编程非易失性存储器动态划分为多个逻辑分区，并控制所有微处理器访问存储器组的操作。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及IC智能卡领域，特别是涉及一种能将IC智能卡中的一个物理存储器动态划分为多个逻辑分区、并且控制存储器访问权限的IC智能卡及其实现方法。
技术介绍
在信息社会，人们对信息载体的安全性、可靠性、易用性等方面提出了更高的要求。具有存储、加密及数据处理能力的IC智能卡，以其严密的数据安全性，广泛的应用灵活性和强大的功能扩展性，为现代信息的处理和传递提供了一种便捷可靠的手段。在IC智能卡芯片中常用到的存储器有随机存储器(RAM)、只读存储器(ROM)、可编程非易失性存储器(EEPROM或FLASH MEMORY)。RAM一般用于存放运算过程中的中间数据或变量，具有高速存取数据能力，但是掉电后存储的数据会丢失，而且面积较大；ROM可用于存放IC智能卡的操作系统(COS)、常数、与安全和认证相关的加密算法或其它通用应用程序，它的存储容量大、集成度高、性能稳定可靠，但数据只能读出，无法改写；EEPROM(或FLASH MOMORY)可用于存放IC智能卡的操作系统、用户数据和管理数据，能进行读写操作，面积适中，但写入速度较慢。根据半导体存储器的存储容量、存取时间、功耗、面积和使用寿命等特性，合理分配存储器空间，采用不同的半导体存储器组合作为系统存储器具有极重要的意义，因为它对芯片的功耗，工作频率和成本等方面具有很大影响。IC智能卡芯片的存储器分区结构有两种一种是物理分区结构；另一种是逻辑分区结构。对于物理分区结构来说，是将几种不同的存储器(如ROM，RAM，EEPROM等)集成在一个IC卡芯片中，由控制电路统一进行管理；而对于逻辑分区结构来说，是人为规定存储器中存储单元的应用属性，以达到可控访问的目的。传统的IC智能卡芯片由微处理器、存储器和I/O接口电路组成，一般采用ROM作为程序存储区，EEPROM(或FLASH MEMORY)作为数据存储区使用，这种存储器结构组合很适合于大批量定型产品，其成本和安全性均能得到有效保证，但它最大的缺陷是它缺乏灵活性，固化在ROM中的COS无法根据新业务需求进行修改或补充。在竞争日益激烈的今天，如何提供高质量、多样化、个性化的增值服务，成为了各服务商不懈努力的方向，而原有的芯片结构是无法满足这种需求的。因此出现了EEPROM(或FLASH MEMORY)既作为数据存储器，也作为程序存储器的IC智能卡(参见中国专利申请00136740.4)，使物理地址连续完整的一个物理存储器，在逻辑上能够按照不同应用划分为不同的存储区域，各存储区域分别完成不同功能。这种划分，为服务商推出新业务提供了较强的灵活性，如电子商务动态菜单下载、增值业务空中下载等，但是这种结构的数据存储器和程序存储器等逻辑分区的划分在芯片设计完成后，其大小就无法改变，并且只能进行应用数据下载。另一种IC智能卡存储器管理是通过在COS中增加存储器管理功能来实现的(参见公开号为WO 01/16759 A1的PCT专利申请)，如图4A所示，是以软件实现存储器管理的IC智能卡的系统框图。在这种方式下，对存储器的管理完全由操作系统(OS)来完成。应用程序产生的存储器访问请求被传送到操作系统(OS)，操作系统(OS)根据预先设定的访问权限来判断应用程序对存储器的访问是否合法，以判决是否产生相应的操作。
技术实现思路
本专利技术的一个目的是在硬件电路上提供一种具有动态划分多逻辑分区功能和存储器访问控制功能的IC智能卡。程序员可以根据实际需要，将IC智能卡芯片内的物理存储器动态划分为多逻辑分区，并且进行存储器访问控制管理，从而适应不同应用对存储区大小和访问权限的需求。本专利技术的另一目的是提供了一种将上述IC智能卡中的一个物理存储器动态划分为多个逻辑分区、并对卡内存储器进行访问权限控制的方法。本专利技术适用于具有如下体系结构的IC智能卡芯片●程序存储器和数据存储器分开编址；●指令由操作码和地址码组成；●I/O接口与存储器的数据交换通过微处理器协助完成。依据本专利技术的第一个方面，提供了一种具有动态划分多逻辑分区和存储器访问控制功能的IC智能卡芯片，它包括微处理器、存储器组和串行I/O接口电路等，其中存储器组采用混合存储器结构，包括可编程非易失性存储器(如EEPROM或FLASH MEMORY)。在微处理器内增加存储器动态划分寄存器MAR(memory allocationregister)，在微处理器与存储器组之间有一个存储器管理模块。如图4B所示为改进了存储器管理的IC智能卡的系统框图。存储器动态划分寄存器MAR是程序员可访问的特殊功能寄存器，可由程序员根据需要在其中动态设置可编程非易失性存储器中各逻辑分区的大小。存储器管理模块用于根据存储器动态划分寄存器MAR中的值，将非易失性存储器动态划分为多个逻辑分区，并控制所有微处理器访问存储器组的操作。存储器管理模块包含以下模块可动态划分存储器逻辑分区地址生成模块，根据MAR的值，生成可编程非易失性存储器中各逻辑分区的地址范围；地址译码模块，在COS通过微处理器对存储器进行访问时对系统输入地址ADDR_IN进行译码；存储器选择模块，依据由地址译码模块译码后产生的地址选择微处理器访问的存储器；指令译码模块，对微处理器内指令寄存器中存储的指令进行译码从而判断操作类型；读写权限控制模块，根据PC指针和存储器访问权限决定是否能对存储器选择模块选取的存储器进行读写操作；存储器接口控制信号生成模块，依据上述判断结果，如果可以对所选存储器进行访问操作，则产生相应的存储器控制信号，如果禁止进行操作，即使微处理器产生了存储器访问控制信号，也将会被存储器管理模块屏蔽，不进行读写操作，从而硬件实现了在一个物理存储器内动态划分多逻辑分区及存储器访问权限控制。依据本专利技术的另一方面，还提供了一种将上述IC智能卡中的一个物理存储器动态划分为多个逻辑分区，并对卡内存储器进行访问权限控制的方法。该方法包含以下步骤在微处理器内增加存储器动态划分寄存器MAR，在其中设置可编程非易失性存储器中各逻辑分区的大小；根据存储器动态划分寄存器MAR中的值，生成可动态划分存储器中各逻辑分区的地址范围，根据地址划分界限将可动态划分存储器划分成不同逻辑分区；根据逻辑分区结果，对CPU当前工作状态进行判断，完成对各个存储器模块的访问权限控制。其中所述完成对各个存储器模块的访问权限控制的步骤包括在COS通过微处理器对存储器进行访问时，微处理器将产生系统地址信号ADDR_IN、以及存储器访问控制信号，如果是写入操作，数据总线上还将加载欲写入数据信息；对系统输入地址ADDR_IN进行译码；依据译码后产生的地址选择微处理器访问的存储器；对微处理器内指令寄存器中存储的指令进行译码从而判断操作类型；根据PC指针和存储器访问权限决定是否能对存储器选择模块选取的存储器进行读写操作；依据上述判断结果，如果可以对所选存储器进行访问操作，则产生相应的存储器控制信号，如果禁止进行操作，即使微处理器产生了存储器访问控制信号，也将会被存储器管理模块屏蔽，不进行读写操作，从而实现了在一个物理存储器内动态划分多逻辑分区及存储器访问权限控制。在微处理器和存储器组之间设置存储器管理模块，由其控制微处理器对存储器组的所有操作，并且该存储器管理模块和存储器动态划分寄存器MAR结合后，本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：孙东昱，龚宗跃，
申请(专利权)人：大唐微电子技术有限公司，
类型：发明
国别省市：