快速低偏置电压的双向缓冲器制造技术

公开了一种双向缓冲器，包括接收输入电压信号的输入端，提供输出电压信号的输出端，其中输出电压信号跟随输入电压信号。该双向缓冲器还包括第一运算放大器和第二运算放大器，其中第一运算放大器接收输入电压信号以及输出电压信号，并控制输出电压信号和输入电压信号两者的电压差为第一偏置电压。第二运算放大器，接收输入电压信号以及输出电压信号，并控制输出电压信号和输入电压信号两者的电压差为第二偏置电压，第二偏置电压小于第一偏置电压。其中，当输出电压信号和输入电压信号两者的电压差减小到第一偏置电压时，第一运算放大器停止工作。器停止工作。器停止工作。

Fast bidirectional buffer with low bias voltage

【技术实现步骤摘要】
快速低偏置电压的双向缓冲器


[0001]本专利技术涉及缓冲器，尤其涉及双向缓冲器，即数字信号可以从缓冲器的输入端传输到输出端，也可以从输出端传输到输入端。

技术介绍

[0002]双向缓冲器广泛的应用于采用I2C协议的总线系统，PMBUS协议的总线系统以及SMBUS协议的总线系统中用于传输时钟信号以及数字信号，无论是I2C总线系统，PMBUS总线系统还是SMBUS总线系统对信号的传输都有协议标准，缓冲器的设计要满足这些协议标准。随着多级缓冲器的串联应用越来越多，对于缓冲器来说，既要求输出电压信号能快速的跟随输入电压信号，即缓冲器具有快的响应速度，又要求输出电压信号和输入电压信号两者之间为防止锁死而设置的偏置电压越小越好。
[0003]因此，需要一种输出电压信号能快速跟随输入电压信号的变化且输出电压信号和输入电压信号之间的偏置电压较小的缓冲器。

技术实现思路

[0004]本专利技术一实施例提出了一种双向缓冲器，包括：输入端，接收输入电压信号；输出端，输出输出电压信号，其中输出电压信号跟随输入电压信号；第一驱动开关，具有第一端，第二端和驱动端，其中第一端耦接于输出端；第二驱动开关，具有第一端，第二端和驱动端，其中第一端耦接于输出端；第一开关，具有第一端和第二端，其中第一开关的第一端耦接于第一驱动开关的第二端以及第二驱动开关的第二端，第一开关的第二端耦接于参考地；第一比较器，将输入电压信号和第一电压阈值和第二电压阈值进行比较，从而控制第一开关的导通和断开，其中当输入电压信号上升到第一电压阈值时，第一开关断开，当输入电压信号下降到第二电压阈值时，第一开关导通；第一运算放大器，接收输入电压信号以及输出电压信号，并生成第一控制信号到第一驱动开关的驱动端以控制输出电压信号和输入电压信号两者的电压差为第一偏置电压；以及第二运算放大器，接收输入电压信号以及输出电压信号，并生成第二控制信号到第二驱动开关的驱动端以控制输出电压信号和输入电压信号两者的电压差为第二偏置电压，其中第二偏置电压小于第一偏置电压。
[0005]根据本专利技术提供的双向缓冲器，一方面输出电压信号在低电位时的电压值和输入电压信号在低电位时的电压值两者之间的电压差很小，即缓冲器的串联能力更强，另一方面，输出电压信号可以快速的跟随输入电压信号，即缓冲器的高频特性好。
附图说明
[0006]为了更好的理解本专利技术，将根据以下附图对本专利技术的实施例进行描述，这些附图仅用于示例。附图通常仅示出实施例中的部分特征，并且附图不一定是按比例绘制的。
[0007]图1给出了双向缓冲器的串并联连接的示意图。
[0008]图2给出了理想情况下采用图1所示的两级串联缓冲器结构在输入电压信号INPUT
从逻辑高电位跳变成逻辑低时一阶输出电压信号OUTPUT1以及二阶输出电压信号OUTPUT2的波形图。
[0009]图3给出了现有的两级串联缓冲器电路的输入电压信号INPUT，一阶输出电压信号OUTPUT1以及二阶输出电压信号OUTPUT2。
[0010]图4给出了现有缓冲器在输入电压信号INPUT从逻辑低电位跳变成逻辑高时输出电压信号OUTPUT波形图。
[0011]图5给出了根据本专利技术一实施例的缓冲器500的电路图。
[0012]图6给出了图5所示的缓冲器500中第一传输电路51的电路示意图。
[0013]图7给出了图6所示的第一传输电路51在输入端接收的输入电压信号INPUT从逻辑低电位跳变到逻辑高电位时输出电压信号OUTPUT的波形图。
[0014]图8给出了图6所示的第一传输电路51在输入端接收的输入电压信号INPUT从逻辑高电位跳变到逻辑低电位时输出电压信号OUTPUT的波形图。
[0015]不同示意图中的相同的附图标记表示相同或者相似的部分或特征。
具体实施方式
[0016]下面将详细描述本专利技术的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本专利技术。在以下描述中，为了提供对本专利技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是，不必采用这些特定细节来实行本专利技术。在其它实施例中，为了避免混淆本专利技术，未具体描述公知的电路、材料或方法。
[0017]在本公开的说明书及权利要求书中，若采用了诸如“左、右、内、外、上、下、之上、之下”等一类词，均只是为了便于描述，而不表示组件/结构的必然或者永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的，例如，以使的本公开的实施例可以在不同于本说明书描绘的方向下仍可以运作。在本公开的上下文中，将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者他们之间可以存在居中层/元件。此外“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。“一个/这个/那个”并不用于特指单数，而可能涵盖复数形式。整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”、“示例”不一定都指同一个实施例或者示例。本领域普通技术人员应该理解，在本公开说明书的一个或者多个实施例中公开的各个具体特征、结构或者参数、步骤等可以以任何合适的方式组合。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
[0018]图1给出了双向缓冲器的串联以及并联连接的示意图。主设备经串联的缓冲器A和缓冲器B将输入电压信号INPUT传递到从设备11。主设备经串联的缓冲器A和缓冲器C将输入电压信号INPUT传递到从设备12，即一个系统通过采用串联或者并联缓冲器的方式，可以灵活的配置主设备和从设备。在图1中，输入电压信号INPUT经过缓冲器A生成一阶输出电压信号OUTPUT1，一阶输出电压信号OUTPUT1经过缓冲器B生成二阶输出电压信号OUTPUT2。
[0019]图2给出了理想情况下采用图1所示的两级串联缓冲器结构在输入电压信号INPUT从逻辑高电位跳变成逻辑低时一阶输出电压信号OUTPUT1以及二阶输出电压信号OUTPUT2的波形图。由于不可避免的传输延迟，一阶输出电压信号OUTPUT1和输入电压信号INPUT之间具有延迟时间TD，且为了防止锁死，一阶输出电压信号OUTPUT1在低电位时的电压比输入
电压信号INPUT在低电位时的电压高偏置电压ΔV。基于相同的工作原理，二阶输出电压信号OUTPUT2和一阶输出电压信号OUTPUT1之间具有延迟时间TD，二阶输出电压信号OUTPUT2在低电位时的电压比一阶输出电压信号OUTPUT1在低电位时的电压高偏置电压ΔV。从图2可以看出，二阶输出电压信号OUTPUT2在低电位时的电压比输入电压信号INPUT在低电位时的电压高2*ΔV，二阶输出电压信号OUTPUT2和输入电压信号INPUT之间的传输延迟是2*TD。因此偏置电压ΔV以及延迟时间TD的大小，是缓冲器的基本性能指标，决定了可以串联的缓冲器的个数以及缓冲器的频率特性。
[0020]图3给出了现有的采用两级串联缓冲器结构在输入电压信号INPUT从逻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双向缓冲器，包括：输入端，接收输入电压信号；输出端，输出输出电压信号，其中输出电压信号跟随输入电压信号；第一驱动开关，具有第一端，第二端和驱动端，其中第一端耦接于输出端；第二驱动开关，具有第一端，第二端和驱动端，其中第一端耦接于输出端；第一开关，具有第一端和第二端，其中第一开关的第一端耦接于第一驱动开关的第二端以及第二驱动开关的第二端，第一开关的第二端耦接于参考地；第一比较器，将输入电压信号和第一电压阈值和第二电压阈值进行比较，从而控制第一开关的导通和断开，其中当输入电压信号上升到第一电压阈值时，第一开关断开，当输入电压信号下降到第二电压阈值时，第一开关导通；第一运算放大器，接收输入电压信号和输出电压信号，并生成第一控制信号到第一驱动开关的驱动端以控制输出电压信号和输入电压信号两者的电压差为第一偏置电压；以及第二运算放大器，接收输入电压信号和输出电压信号，并生成第二控制信号到第二驱动开关的驱动端以控制输出电压信号和输入电压信号两者的电压差为第二偏置电压，其中第二偏置电压小于第一偏置电压。2.如权利要求1所述的双向缓冲器，其中当输出电压信号和输入电压信号两者的电压差减小到第一偏置电压时，第一运算放大器停止工作。3.如权利要求1所述的双向缓冲器，还包括：第三驱动开关，具有第一端，第二端和驱动端，其中第一端耦接于输出端；第二开关，具有第一端和第二端，其中第二开关的第一端耦接于第三驱动开关的第二端，第二开关的第二端耦接于参考地；...

【专利技术属性】
技术研发人员：周咏，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：