一种复合衬底及制备方法、射频集成芯片制备方法技术

本发明专利技术提供一种复合衬底及制备方法、射频集成芯片制备方法，涉及半导体技术领域，方法包括：提供砷化镓基底，在高电子迁移率晶体管区域刻蚀异质结双极晶体管外延层结构以露出高电子迁移率晶体管外延层结构，高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构均位于异质结双极晶体管区域和键合区域；在键合区域的异质结双极晶体管外延层结构上沉积结合层。在结合层上通过键合形成键合压电层，从而可以将高电子迁移率晶体管外延层结构、异质结双极晶体管外延层结构和键合压电层集成，在封装时，能够提高芯片集成化，减小打线，减小体积。

【技术实现步骤摘要】
一种复合衬底及制备方法、射频集成芯片制备方法
本专利技术涉及半导体
，具体而言，涉及一种复合衬底及制备方法、射频集成芯片制备方法。
技术介绍
5G服务于2019年在一些国家启动，2020年在包括中国在内的许多国家启动。在用户设备中通常包含前端模块，而前端模块通常包含滤波器、高电子迁移率晶体管、异质结双极晶体管等部件。由于前端模块中的各部件的物理特性导致整合度不佳的问题，故通常需要制成多个独立的组件，这会被占去较多空间，但随着异质接面双载子暨假晶高速电子移动晶体管(BiHEMT)的推出，可以将高电子迁移率晶体管和异质结双极晶体管集成。对于用户设备中的sub-6G滤波器(如n77或n79)，由于其频率高、带宽宽，采用压电滤波器(如SAW和BAW)在技术上是困难的，压电滤波器主要通过压电材料制作，因此，难以和现有的通讯设备前端模块中的BiHEMT器件集成，导致其占用面积较大，不利于器件的高度集成。
技术实现思路
本专利技术的目的在于，针对上述现有技术中的不足，提供一种复合衬底及制备方法、射频芯片集成芯片制备方法，以改善现有前端模块占用面积较大的问题。为实现上述目的，本专利技术实施例采用的技术方案如下：本专利技术实施例的一方面，提供一种复合衬底制备方法，方法包括：提供砷化镓基底，其中，砷化镓基底具有高电子迁移率晶体管区域、异质结双极晶体管区域和键合区域；在砷化镓基底上外延生长，依次形成高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构；在高电子迁移率晶体管区域刻蚀异质结双极晶体管外延层结构以露出高电子迁移率晶体管外延层结构，高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构均位于异质结双极晶体管区域和键合区域；高电子迁移率晶体管区域的对应外延层结构用于形成高电子迁移率晶体管器件结构，异质结双极晶体管区域的对应外延层结构用于形成异质结双极晶体管器件结构；在异质结双极晶体管外延层结构上表面的键合区域沉积结合层；在结合层上通过键合形成键合压电层。可选的，结合层为硅层、氧化硅层或尖晶石。可选的，键合压电层为钽酸锂层或铌酸锂层。可选的，在结合层上通过键合形成键合压电层之后，方法还包括：减薄键合压电层以形成目标键合压电层。可选的，减薄键合压电层以形成目标键合压电层包括：通过化学机械抛光减薄键合压电层以形成目标键合压电层。可选的，目标键合压电层的厚度为1μm至3μm。本专利技术实施例的一方面，提供一种复合衬底，包括砷化镓基底，砷化镓基底具有高电子迁移率晶体管区域、异质结双极晶体管区域和键合区域；在砷化镓基底依次设置有高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构，在高电子迁移率晶体管区域露出高电子迁移率晶体管外延层结构，高电子迁移率晶体管区域的对应外延层结构用于形成高电子迁移率晶体管器件结构，异质结双极晶体管区域的对应外延层结构用于形成异质结双极晶体管器件结构，在异质结双极晶体管外延层结构上表面的键合区域依次设置结合层和键合压电层。本专利技术实施例的再一方面，提供一种射频集成芯片制备方法，方法包括：提供一种复合衬底，复合衬底采用上述任一种的复合衬底制备方法制备；在复合衬底的高电子迁移率晶体管区域刻蚀高电子迁移率晶体管外延层结构并沉积金属电极以形成高电子迁移率晶体管器件结构；在复合衬底的异质结双极晶体管区域刻蚀异质结双极晶体管外延层结构并沉积金属电极以形成异质结双极晶体管器件结构；在复合衬底的键合区域刻蚀键合压电层以形成压电滤波器结构；在异质结双极晶体管器件结构和高电子迁移率晶体管器件结构之间形成有第一离子注入隔离区。可选的，复合衬底还包括电感区域，在电感区域露出高电子迁移率晶体管外延层结构，在形成高电子迁移率晶体管器件结构、异质结双极晶体管器件结构和压电滤波器结构之后，方法还包括：对高电子迁移率晶体管器件结构、异质结双极晶体管器件结构和压电滤波器结构进行蜡封；对电感区域露出有高电子迁移率晶体管外延层结构通过离子注入形成第二离子注入隔离区；在第二离子注入隔离区上还形成电感器结构。本专利技术的有益效果包括：本专利技术提供了一种复合衬底及制备方法、射频集成芯片制备方法，包括提供砷化镓基底，其中，砷化镓基底具有高电子迁移率晶体管区域、异质结双极晶体管区域和键合区域；在砷化镓基底上外延生长，依次形成高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构；在高电子迁移率晶体管区域刻蚀异质结双极晶体管外延层结构以露出高电子迁移率晶体管外延层结构，高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构均位于异质结双极晶体管区域和键合区域；高电子迁移率晶体管区域的对应外延层结构用于形成高电子迁移率晶体管器件结构，异质结双极晶体管区域的对应外延层结构用于形成异质结双极晶体管器件结构。然后在位于键合区域的异质结双极晶体管外延层结构上沉积结合层，在结合层上通过键合技术形成键合压电层，通过结合层的结合作用，使得在异质结双极晶体管外延层结构上做压电滤波器的压电材料成为了可能，键合压电层位于键合区域，便于后续制作压电滤波器，如此，可以通过复合衬底实现对高电子迁移率晶体管外延层结构、异质结双极晶体管外延层结构和压电滤波器的键合压电层集成，减少了前端模组的面积，降低了其体积，有效的提高了前端模组的集成程度，同时，由于高电子迁移率晶体管器件结构、异质结双极晶体管器件结构和声表面波滤波器结构可以集成于同一衬底上，因此，还可以减少其外部连线，增加器件的效能。此外，由于压电滤波器的键合压电层制作于砷化镓基底上，结合砷化镓基底具有良好的刚性支撑，因此，可以实现厚度较薄的键合压电层的制作，能够有效避免在键合压电层上做结构时会使键合压电层裂开或翘曲的问题，在封装时提高芯片集成化、减少打线、减小体积。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本专利技术实施例提供的一种复合衬底制备方法的流程示意图；图2为本专利技术实施例提供的一种复合衬底的制备状态示意图之一；图3为本专利技术实施例提供的一种复合衬底的制备状态示意图之二。图标：100-基底；210-高电子迁移率晶体管外延层结构；310-异质结双极晶体管外延层结构；410-结合层；420-键合压电层；510-电感器结构；610-第一离子注入隔离区；620-第二离子注入隔离区。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术本文档来自技高网...

【技术保护点】
1.一种复合衬底制备方法，其特征在于，所述方法包括：/n提供砷化镓基底，其中，所述砷化镓基底具有高电子迁移率晶体管区域、异质结双极晶体管区域和键合区域；/n在所述砷化镓基底上外延生长，依次形成高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构；/n在所述高电子迁移率晶体管区域刻蚀所述异质结双极晶体管外延层结构以露出所述高电子迁移率晶体管外延层结构，所述高电子迁移率晶体管外延层结构和所述异质结双极晶体管外延层结构均位于所述异质结双极晶体管区域和所述键合区域；/n所述高电子迁移率晶体管区域的对应外延层结构用于形成高电子迁移率晶体管器件结构，所述异质结双极晶体管区域的对应外延层结构用于形成异质结双极晶体管器件结构；/n在所述异质结双极晶体管外延层结构上表面的键合区域沉积结合层；/n在所述结合层上通过键合形成键合压电层。/n

【技术特征摘要】
1.一种复合衬底制备方法，其特征在于，所述方法包括：
提供砷化镓基底，其中，所述砷化镓基底具有高电子迁移率晶体管区域、异质结双极晶体管区域和键合区域；
在所述砷化镓基底上外延生长，依次形成高电子迁移率晶体管外延层结构和异质结双极晶体管外延层结构；
在所述高电子迁移率晶体管区域刻蚀所述异质结双极晶体管外延层结构以露出所述高电子迁移率晶体管外延层结构，所述高电子迁移率晶体管外延层结构和所述异质结双极晶体管外延层结构均位于所述异质结双极晶体管区域和所述键合区域；
所述高电子迁移率晶体管区域的对应外延层结构用于形成高电子迁移率晶体管器件结构，所述异质结双极晶体管区域的对应外延层结构用于形成异质结双极晶体管器件结构；
在所述异质结双极晶体管外延层结构上表面的键合区域沉积结合层；
在所述结合层上通过键合形成键合压电层。


2.如权利要求1所述的复合衬底制备方法，其特征在于，所述结合层为硅层、氧化硅层或尖晶石。


3.如权利要求1所述的复合衬底制备方法，其特征在于，所述键合压电层为钽酸锂层或铌酸锂层。


4.如权利要求1所述的复合衬底制备方法，其特征在于，所述在所述结合层上通过键合形成键合压电层之后，所述方法还包括：
减薄所述键合压电层以形成目标键合压电层。


5.如权利要求4所述的复合衬底制备方法，其特征在于，所述减薄所述键合压电层以形成目标键合压电层包括：通过化学机械抛光减薄所述键合压电层以形成目标键合压电层。


6.如权利要求4所述的复合衬底制备方法，其特征在于，所述目标键合压电层的厚度为1μm至3μm。


7.一种复合衬底，其特征在于，包括砷化镓基底，所述砷...

【专利技术属性】
技术研发人员：朱庆芳，蔡文必，罗捷，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：福建;35