一种物理不可克隆函数电路及其操作方法技术

本发明专利技术公开了一种物理不可克隆函数电路及其操作方法，属于电路设计领域，包括：控制模块、忆阻器阵列和比较放大电路；其中，控制模块用于基于外部输入的激励信号选中忆阻器阵列中第i行、第j列的忆阻器单元和第i行、第j+1列的忆阻器单元；将忆阻器阵列的第i行导通，并在忆阻器阵列的第j列上施加高电平信号，忆阻器阵列的第j+1列上施加低电平信号，其余各列上均处于悬空状态，以使所选中的忆阻器单元构成串联电路进行分压操作，忆阻器阵列第i行所在的源线输出即为串联电路中间分压点处的分压信号；比较放大电路用于比较分压信号与参考电压的大小，得到响应信号；本发明专利技术不会受到串扰电流的影响，响应结果的准确度较高，大大降低了误码率。了误码率。了误码率。

【技术实现步骤摘要】
一种物理不可克隆函数电路及其操作方法


[0001]本专利技术属于电路设计领域，更具体地，涉及一种物理不可克隆函数电路及其操作方法。

技术介绍

[0002]随着电子技术和物联网(IoT)的快速发展，硬件终端的安全性越来越受到关注，现在加密算法和终端存在计算能力差，资源受限等问题；而且传统加密算法得到的密钥都能够很轻易的被第三方侵入并且篡改，极易被侵入式攻击导致密码的破解，使得设备的安全性能无法得到保障，从而需要更加高级别的安全应用且保证密钥的不可预测和唯一的随机熵源，能够安全可靠的进行存储，所以提出了物理不可克隆函数的概念。
[0003]物理不可克隆函数(Physical Unclonable Functions，PUF)在实际意义上就是硬件的指纹，通过相同的激励给到不同的PUF单元上会得到唯一的响应。这也使得PUF成为了当前硬件安全性的热门研究。其中PUF利用了物理器件在工艺制作过程中无法避免的工艺偏差以及自身的物理特性而产生的唯一性标识作为密钥提取的熵源，它具有唯一性、随机性、不可克隆性。基于氧化物的忆阻器是一种新兴的非易失性存储器(NVM)，由于氧空位的产生和迁移的随机开关机制，使得它在电阻值分布上具有很大的差异性，这为NVM的设计增加了重大的设计挑战。但是硬件安全的应用程序通常包含真正的随机变化，可以利用忆阻器的可变性来设计物理不可克隆函数，氧空位的随机开关机制可以作为很好的熵源。上述的可变性是由于两金属电极间含氧空位构成的导电细丝产生的随机性而变化，其中导电细丝可进行可逆的断裂和生长。
[0004]当下忆阻器相关的PUF设计都是利用激励(challenge)输入作为忆阻器的单元地址的选择，选中两个忆阻器单元进行电流的读取对比，具体为地址选中的忆阻器单元的R1和R2，对流过两个单元的读出电流I1和I2进行比较，通过最后的比较放大电路输出两个电流之间的比较结果。若需要得到N位就操作N次上述操作，属于一种典型的强PUF的设计，拥有较多的相应对(Challenge Response Pairs，CRPs)，但是在操作过程中，无法避免串扰电流的影响，这就在很大程度上增大了误码率，使得响应结果不符合理论值，进而出现HD偏“1”或“0”的现象。而且在地址选择的过程中未选择单元都是输入低电平或者接地，这使得功耗在一定程度上会增大，因此需要一种功耗更低、输出更加准确、实用性更好的PUF电路结构。

技术实现思路

[0005]针对现有技术的以上缺陷或改进需求，本专利技术提供一种物理不可克隆函数电路及其操作方法，用以解决现有技术中由于存在串扰电流的影响而导致响应结果的准确度较低的技术问题。
[0006]为了实现上述目的，第一方面，本专利技术提供了一种物理不可克隆函数电路，包括：控制模块、忆阻器阵列和比较放大电路；
[0007]控制模块分别与忆阻器阵列的各字线和位线相连；忆阻器阵列的源线与比较放大电路的第一输入端相连，比较放大电路的第二输入端接入参考电压V
ref
；
[0008]控制模块用于基于外部输入的激励信号选中忆阻器阵列中第i行、第j列的忆阻器单元和第i行、第j+1列的忆阻器单元；将忆阻器阵列的第i行导通，并在忆阻器阵列的第j列上施加高电平信号，忆阻器阵列的第j+1列上施加低电平信号，其余各列上均处于悬空状态，以使所选中的忆阻器单元构成串联电路进行分压操作，忆阻器阵列第i行所在的源线输出即为串联电路中间分压点处的分压信号；其中，i＝0,1,2,...m
‑
1；j＝0,1,2,...n
‑
1；m为忆阻器阵列的行数，n为忆阻器阵列的列数；
[0009]比较放大电路用于比较分压信号与参考电压V
ref
的大小，得到响应信号。
[0010]进一步优选地，控制模块包括：逻辑控制单元、字线译码器、位线译码器和晶体管开关阵列；
[0011]逻辑控制单元的输出端分别与字线译码器的输入端、位线译码器的输入端、晶体管开关阵列的输入端和比较放大电路的使能端相连；字线译码器的输出端与忆阻器阵列的各字线相连，位线译码器的输出端与晶体管开关阵列的使能端相连；晶体管开关阵列的输出端与忆阻器阵列的各位线相连；晶体管开关阵列中的晶体管数量与忆阻器阵列的列数相同，晶体管开关阵列中每个晶体管的输出端与忆阻器阵列中的每条位线一一对应相连；
[0012]逻辑控制单元用于控制字线译码器对激励信号中的行地址信息进行译码，得到忆阻器阵列的行选中地址，以确定忆阻器阵列的选中行i，并将选中行i上的忆阻器单元导通；
[0013]控制位线译码器对外部激励中的列地址信息进行译码，得到忆阻器阵列的列选中地址，以确定忆阻器阵列的选中列j和选中列j+1；控制晶体管开关阵列打开对应的晶体管开关，以使选中列j所在的位线接收高电平信号，选中列j+1所在的位线接收低电平信号，从而使所选中的第i行、第j列的忆阻器单元和第i行、第j+1列的忆阻器单元导通并构成串联电路进行分压操作，未选中的忆阻器单元全部置为未导通状态。
[0014]进一步优选地，晶体管开关阵列中的晶体管为NMOS管，其栅极为晶体管的使能端，漏极为晶体管的输入端，源极为晶体管的输出端。
[0015]进一步优选地，比较放大电路为灵敏放大器。
[0016]进一步优选地，将忆阻器阵列中每个忆阻器单元经过forming和reset操作之后的高阻态所形成的随机阻值分布作为PUF密钥的熵源。
[0017]进一步优选地，若分压信号小于参考值V
ref
，则响应信号为“0”；否则，响应信号为“1”。
[0018]进一步优选地，忆阻器阵列的各源线连接在同一条总线上，并通过该总线与比较放大电路的第一输入端相连；
[0019]上述参考电压V
ref
为忆阻器阵列中所有忆阻器均呈高阻态状态时，所有忆阻器单元电压值的中位数。
[0020]进一步优选地，比较放大电路的个数与忆阻器阵列的行数相同；每个比较放大电路的第一输入端与忆阻器阵列中的每条源线一一对应相连；
[0021]各比较放大电路所接入的参考电压V
ref
为与该比较放大电路对应相连的源线上的所有忆阻器均呈高阻态状态时，该源线上所有忆阻器单元电压值的中位数。
[0022]第二方面，本专利技术提出了一种第一方面所述物理不可克隆函数电路的操作方法，
包括以下步骤：
[0023]S1、基于外部输入的激励信号选中忆阻器阵列中第i行、第j列的忆阻器单元和第i行、第j+1列的忆阻器单元；将忆阻器阵列的第i行导通，并在忆阻器阵列的第j列上施加高电平信号，忆阻器阵列的第j+1列上施加低电平信号，其余各列上均处于悬空状态，以使所选中的忆阻器单元构成串联电路进行分压操作，忆阻器阵列第i行所在的源线输出即为串联电路中间分压点处的分压信号；其中，i＝0,1,2,...m
‑
1；j＝0,1,2,...n
‑
1；m为忆阻器阵列的行数，n为忆阻器阵列的列本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种物理不可克隆函数电路，其特征在于，包括：控制模块、忆阻器阵列和比较放大电路；所述控制模块分别与所述忆阻器阵列的各字线和位线相连；所述忆阻器阵列的源线与所述比较放大电路的第一输入端相连，所述比较放大电路的第二输入端接入参考电压V
ref
；所述控制模块用于基于外部输入的激励信号选中所述忆阻器阵列中第i行、第j列的忆阻器单元和第i行、第j+1列的忆阻器单元；将所述忆阻器阵列的第i行导通，并在所述忆阻器阵列的第j列上施加高电平信号，所述忆阻器阵列的第j+1列上施加低电平信号，其余各列上均处于悬空状态，以使所选中的忆阻器单元构成串联电路进行分压操作，所述忆阻器阵列第i行所在的源线输出即为串联电路中间分压点处的分压信号；其中，i＝0,1,2,...m
‑
1；j＝0,1,2,...n
‑
1；m为所述忆阻器阵列的行数，n为所述忆阻器阵列的列数；所述比较放大电路用于比较分压信号与参考电压V
ref
的大小，得到响应信号。2.根据权利要求1所述的物理不可克隆函数电路，其特征在于，所述控制模块包括：逻辑控制单元、字线译码器、位线译码器和晶体管开关阵列；所述逻辑控制单元的输出端分别与所述字线译码器的输入端、所述位线译码器的输入端、所述晶体管开关阵列的输入端和所述比较放大电路的使能端相连；所述字线译码器的输出端与所述忆阻器阵列的各字线相连，所述位线译码器的输出端与所述晶体管开关阵列的使能端相连；所述晶体管开关阵列的输出端与所述忆阻器阵列的各位线相连；所述晶体管开关阵列中的晶体管数量与所述忆阻器阵列的列数相同，所述晶体管开关阵列中每个晶体管的输出端与所述忆阻器阵列中的每条位线一一对应相连；所述逻辑控制单元用于控制所述字线译码器对激励信号中的行地址信息进行译码，得到所述忆阻器阵列的行选中地址，以确定所述忆阻器阵列的选中行i，并将选中行i上的忆阻器单元导通；控制位线译码器对外部激励中的列地址信息进行译码，得到忆阻器阵列的列选中地址，以确定所述忆阻器阵列的选中列j和选中列j+1；控制所述晶体管开关阵列打开对应的晶体管开关，以使选中列j所在的位线接收高电平信号，选中列j+1所在的位线接收低电平信号，从而使所选中的第i行、第j列的忆阻器单元和第i行、第j+1列的忆阻器单元导通并构成串联电路进行分压操作，未选中的忆阻器单元全部置为未导通状态。3.根据权利要求2所述的物理不可克隆函数电路，其特征在于，所述晶体管开关阵列中的晶体管为NMOS管...

【专利技术属性】
技术研发人员：王兴晟，郭凯，宋玉洁，阳帆，缪向水，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：