半导体封装结构制造技术

一种半导体封装结构，包括：半导体芯片，所述半导体芯片中具有静电保护电路，所述半导体芯片上具有若干正常焊盘和伪焊盘，所述伪焊盘与静电保护电路连接；塑封所述半导体芯片的塑封层，所述塑封层中封装有若干正常引脚和若干虚置引脚，所述正常引脚与所述正常焊盘连接，所述虚置引脚与所述伪焊盘连接。当对半导体芯片进行引脚阵列封装时，通过设置伪焊盘和第一互连结构，使得伪焊盘可以与静电保护电路(静电保护器件)连接，当虚置引脚与所述伪焊盘连接时，虚置引脚上积累的静电通过伪焊盘传输到静电保护电路释放，从而防止虚置引脚静电集聚带来的对半导体芯片(DRAM)的静电损害。带来的对半导体芯片(DRAM)的静电损害。带来的对半导体芯片(DRAM)的静电损害。

【技术实现步骤摘要】
半导体封装结构


[0001]本专利技术涉及集成电路领域，尤其涉及一种静电保护电路。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
[0003]现有的动态随机存取存储器(DRAM)在进行制作时，通常采用球状引脚栅格阵列(BGA，Ball Grid Array)的方式进行封装，但是这种封装方式通常会带来静电损害问题。

技术实现思路

[0004]本专利技术所要解决的技术问题怎样防止BGA封装的DRAM静电损害的问题。
[0005]本专利技术提供了一种半导体封装结构，包括：
[0006]半导体芯片，所述半导体芯片中具有静电保护电路，所述半导体芯片上具有若干正常焊盘和伪焊本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：半导体芯片，所述半导体芯片中具有静电保护电路，所述半导体芯片上具有若干正常焊盘和伪焊盘，所述伪焊盘与静电保护电路连接；塑封所述半导体芯片的塑封层，所述塑封层中封装有若干正常引脚和若干虚置引脚，所述正常引脚与所述正常焊盘连接，所述虚置引脚与所述伪焊盘连接。2.如权利要求1所述的半导体封装结构，其特征在于，所述半导体芯片包括半导体衬底和位于半导体衬底上的介质层，所述静电保护电路包括若干静电保护器件和与将若干静电保护器件连接的第一互连结构，所述若干静电保护器件位于半导体衬底中或者位于半导体衬底中以及介质层中，所述第一互连结构位于介质层中，所述第一互连结构与静电保护器件连接。3.如权利要求2所述的半导体封装结构，其特征在于，所述半导体芯片中具有集成电路，所述集成电路包括若干半导体器件和将若干半导体器件连接的第二互连结构，所述若干半导体器件位于半导体衬底中或者位于半导体衬底中以及介质层中，所述第二互连结构位于介质层中。4.如权利要求3所述的半导体封装结构，其特征在于，所述介质层包括若干层中间介质层和位于最顶层中间介质层上的顶层介质层，所述若干正常焊盘和伪焊盘位于顶层介质层中，所述伪焊盘与第一互连结构连接，所述正常焊盘与第二互连结构连接。5.如权利要求1所述的半导体封装结构，其特征在于，所述半导体衬底为P型半导体衬底，所述半导体芯片中还具有电源端和接地端。6.如权利要求5所述的半导体封装结构，其特征在于，所述静电保护器件包括位于P型半导体衬底内分立的第一N型阱区、第二N型阱区和第三N型阱区，所述第一N型阱区内具有第一N...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：