在数字处理系统中用于超频的方法和装置制造方法及图纸

一种确定数字处理系统可以工作的最大最优时钟频率的方法，该方法包括步骤：产生初始频率的时钟信号；以步进的方式增加所述频率，并确定在所选数量的频率中的每一个频率下所述系统的工作情况，直到识别出所述处理器不能正确工作的时钟频率；以及识别所述系统可以正确工作的最大时钟频率；其特征在于：所述最大时钟频率包括正好在一个被确定为所述系统不能正确工作的频率前的频率；还在于提供时序监控器，用于确定所述系统在每个频率下是否可以在系统时序约束内工作，由此表示所述系统是否在各个频率下正确工作。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在数字处理系统中用于超频(over clocking)的方法和装置，更特别涉及使数字处理系统或者其一部分在工艺的极限内自动对自身进行超频的方法和装置。数字处理系统依靠一个或者多个时钟信号作为时间基准。处理器芯片性能的公认量度是处理器芯片的工作频率。与以较低时钟频率工作的相同处理器芯片相比，以较高时钟频率工作的处理器芯片能够在更短的时间处理更多的信息。因此，期望在最大时钟频率下运行处理器芯片，在该最大时钟频率时，特殊的处理器芯片可以工作，而不会由于内部延迟、处理器的热破坏引起处理器错误地工作、或者由于热引起的自动关机而造成性能降低。考虑在技术工艺方面可能有的最坏情况，在设计处理器时，确定关于处理器预期要工作的时钟信号的周期。因此，在很多情况中，处理器芯片在计算机系统内实现以在远低于最大工作频率的时钟频率下工作，处理器可以在该最大工作频率时维持运行，且不会显示出上述故障或者保护性停机。发生这种情况有很多原因。例如，因为处理器芯片典型被分为两种或者三种处理速度类别，所以为了符合特定计算机的时钟频率类别，简单地将很多实际上能够在比标准时钟频率类别更高的时钟频率下运行的处理器芯片设置成较低的时钟频率。这被称为“分组(binning)”，结果，制造后，由此出现了这种情况系统可以在远高于最初设置的时钟频率所预期的频率下运行。分组的缺点在于，其非常昂贵并且是静态的，即系统总是在最大(设置)频率下运行，以及由此带来的最大能量消耗。此外，在具有基于环形振荡器的嵌入时钟产生单元的电子系统中，为了将振荡器调节到设计已经实现的工作条件和过程，在启动时需要校准步骤。根据现有技术，这种校准可以在芯片每次加电时在线完成。另一种方法是进行一次校准，然后在系统每次加电时从片外非易失性存储器取回校准信息。然而，在前一种情况下，每次系统加电时都需要校准，而在后一种情况下，校准是稳定的，且不考虑硅老化或者可变的工作条件。根据本专利技术的第一方面，提供了一种确定数字处理系统可以工作的最大最优时钟频率的方法，该方法包括步骤产生初始频率的时钟信号；以步进的方式增加所述频率，并确定在所选数量的频率中的每一个频率下所述系统的运行情况，直到识别出所述处理器不能正确工作的时钟频率；以及识别所述系统能够正确工作的最大时钟频率；其特征在于所述最大时钟频率包括正好在一个被识别为所述系统不能正确工作的频率前的频率；并且还在于提供时序监控器，用于确定所述系统在每个频率下是否可以在系统时序约束下工作，由此显示所述系统是否在各个频率下正确工作。本专利技术还扩展到用于确定数字处理系统可以工作的最大最优时钟频率的装置，该装置包括用于产生初始频率的时钟信号的装置；用于以步进方式增加所述频率的装置和用于确定在所选数量的频率中的每一个频率下所述系统的运行情况，直到识别出所述处理器不能正确工作的时钟频率的装置；和用于识别所述系统可以正确工作的最大时钟频率的装置；其特征在于所述最大时钟频率包括正好在一个被识别为所述系统不能正确工作的频率前的频率；并且还在于用于确定所述系统的工作的所述装置包括时序监控器，该时序监控器用于确定在每个频率下所述系统是否可以在系统时序约束内工作，由此显示所述系统在各个频率下是否正确工作。在优选实施例中，将最大频率存储在存储器中。根据本专利技术的一个实施例，周期性地执行上述方法，并使用输出频率来校准时钟产生装置。在一个实施例中，就选择性改变数字处理系统工作频率的方法来讲，使用上面所述的方法。因此，根据本专利技术的第二方面，提供了一种选择性改变数字处理系统工作频率的方法，该方法包括a)当所述系统复位时，确定所述系统在系统时序约束下可以工作的最大时钟频率，并存储所述最大频率；b)在复位后，产生小于所述最大频率的标称(nominal)频率下的时钟信号，直到接收到表示需要增加的时钟频率的信号；c)响应于所述信号的接收，在需要的时间内，产生所述最大频率下的时钟信号；并且然后d)再次产生所述标称频率下的时钟频率。在本专利技术的优选实施例中，确定最大频率的步骤包括产生初始频率的时钟信号，优选以步进的方式增加所述时钟信号的频率，以及监控在每个所选频率下的系统时序约束，直到确定没有满足系统的时序约束，并存储满足系统时序约束的最后频率作为所述最大频率。本专利技术还扩展到用于选择性改变数字处理系统工作频率的装置，该装置包括i.可编程的时钟产生装置；ii.当所述系统复位时，用于确定所述系统在系统时序约束下可以工作的最大时钟频率，并存储所述最大频率的装置；和iii.用于使得所述时钟产生装置执行下述操作的装置a)复位后，产生小于所述最大频率的标称频率的时钟信号，直到接收到表示需要增加的时钟频率的信号；b)响应于所述信号的接收，在需要的时间内，产生所述最大频率下的时钟信号；并且然后c)再次产生所述标称频率下的时钟频率。有利地，该装置包括用于监控系统时序约束的时序监控器。在优选实施例中，该装置包括用于将时钟信号的频率从初始频率增加到复位时的最大频率的频率探测器。时钟产生装置可以包括可编程环形振荡器。在一个典型实施例中，装置包括频率探测器和选择器，用于确定复位时的最大频率，接收增加时钟频率的请求以及使时钟产生装置产生最大频率的时钟信号，直到请求终止或者撤回。在替换的典型实施例中，装置包括频率探测器，用于确定在复位时的所述最大频率并使所述时钟产生装置产生在所述最大频率的时钟信号；第二时钟产生装置，将其设置和配置为产生所述标称频率的时钟信号，第一和第二时钟产生装置的输出端通过开关装置连接到时钟输出端，将所述开关装置设置为连接所述第二时钟产生装置的输出端与所述时钟输出端，直到接收到增加所述时钟频率的请求，响应于该请求，所述开关装置使所述第一时钟产生装置的输出端与所述时钟输出端相连，直到所述请求终止或者撤回。可以提供装置，用于当请求终止或者被撤回时停止第一时钟产生装置。第二时钟产生装置可以包括外部时钟产生装置。通过参考下面说明的实施例，本专利技术的这些和其他方面将变得显而易见。现在将仅仅借助于实例并参考附图说明本专利技术的实施例，其中图1是说明根据本专利技术的第一个典型实施例的装置的示意性方框图；图2是说明图1的装置的流程的示意性流程图；图3是说明根据本专利技术的第二个典型实施例的装置的示意性方框图；图4是说明根据本专利技术的第三个典型实施例的装置的示意性方框图；图5是说明图4的装置的流程的示意性流程图；图6是说明用于图4的装置中的RCM模块的示意性方框图；以及图7是说明图6的模块的流程的示意性流程图。因此，本专利技术一方面提供了允许系统或者其一部分在工艺的极限内对其自身进行超频的结构。本专利技术检测已经制造了该系统(或其一部分)的工艺拐点(process comer)，以便于确定系统本身可以运行的最大频率。在这一点上，每当被允许且对系统操作有利时，本专利技术允许系统在这个频率下对自身进行超频。美国专利号5630110介绍了一种用于提高处理器性能的方法和装置，包括施加具有规定的最大电压电平的电源电压，然后将时钟频率设置为初始频率。接着，确定处理器在这个初始频率下是否正确地运行。如果不能正确地运行，那么以步进的方式降低频率，直到确认在其达到的频率值时处理器可以正确工作。然而，如果确定处理器在初始频率时正确工作，那么增加频率，本文档来自技高网...

【技术保护点】
一种确定数字处理系统可以工作的最大最优时钟频率的方法，该方法包括以下步骤：产生初始频率的时钟信号；以步进的方式增加所述频率，并确定在所选数量的频率中的每一个频率下所述系统的工作情况，直到识别出所述处理器不能正确工作的时钟频率 ；以及识别所述系统能够正确工作的最大时钟频率；其特征在于：所述最大时钟频率包括正好在一个被识别为所述系统不能正确工作的频率前的频率；并且还在于提供时序监控器（１４），用于确定所述系统在每个频率下是否可以在系统时序约束 下工作，由此表示所述系统在各个频率下是否正确工作。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：弗朗切斯科佩索拉诺，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]