访问控制设备、方法和存储器访问控制设备、方法技术

一种访问控制设备，包括：奇偶校验码生成器，针对要写入存储器的原始数据，生成奇偶校验码；奇偶校验码加法器，通过把奇偶校验码添加到原始数据上，生成添加有奇偶校验码的数据；第一校正子生成器，生成第一掩码数据的第一校正子，以便对述添加有奇偶校验码的数据进行掩码。所述第一校正子是预先与第一访问代码相关联的并且写入器访问存储器时所用的值。所述设备还包括：第一掩码生成器，根据第一校正子、第一访问代码以及第一存储器地址，生成第一掩码数据；第一异或单元，通过在所述添加有奇偶校验码的数据和所述第一掩码数据之间进行异或计算，获取第一运算后数据；写入单元，把所述第一运算后数据写入存储器。

【技术实现步骤摘要】

本专利技术涉及可以对存储器访问予以控制的访问控制设备。本专利技术还涉及访问控制系统、处理器、访问控制方法、存储器访问控制设备、存储器访问控制系统以及存储器访问控制方法。
技术介绍
在现代计算机系统中，采用了多道程序设计方法，通过该方法可以在几个进程(程序、任务或者工作)间切换，这样可以有效地利用计算机系统中的各种资源，如存储器或者CPU。在这样一种系统中，存储器中由一个进程专用的数据可能会被另一个进程看见或者通过覆盖而遭到破坏。为了解决这一问题，广泛使用的一种方法是通过把进程的关键值和要访问的存储器的存储器关键值进行比较，来判断是否应该允许访问。所述的“存储器关键值”是针对存储器的每个预定大小(比如，4KB)而记录的信息。2000年12月IBM的题为“z/ArchitecturePrinciples of Operation”的专利SA22-7832-00的3-9页到3-12页中公开了这项技术。但是，在采用上述存储器关键值技术的存储器保护系统中，既需要提供用于存储数据的存储器，还需要提供用于存储所述存储器关键值的存储器。这样一来，就会增加硬件数量。还有，比如，假设受保护的单元是4KB每页。当受保护的是小量的数据时，在存储器中就会剩下未使用的存储区域。这个问题可以通过为每个较小的存储区域分配一个存储器关键值来解决。但是，这样的解决方案需要更多的存储器来存储所述存储器关键值。此外，当存储器中出现故障时，就可以对存储器进行访问，这会导致未授权的数据读取操作。
技术实现思路
根据本专利技术的一个方面，一种访问控制设备，用来控制写入器、读取器以及存储器之间的访问，包括奇偶校验码生成器，针对要写入存储器的原始数据，生成奇偶校验码；奇偶校验码加法器，通过向原始数据添加奇偶校验码生成器生成的奇偶校验码，生成添加有奇偶校验码的数据；第一校正子生成器，生成第一校正子，即与写入器请求向存储器写入原始数据所用的第一访问代码相关联的值；第一掩码生成器，基于第一校正子、第一访问代码以及第一存储器地址，生成第一掩码数据，其中，写入器是在第一存储器地址将原始数据写入的；第一异或单元，通过在添加有奇偶校验码的数据和第一掩码数据之间执行异或运算，获取第一运算后数据；写入单元，把第一运算后数据写入存储器中；第二校正子生成器，用于生成第二校正子，即与读取器请求从存储器读取数据所用的第二访问代码相关联的值；第二掩码生成器，基于第二校正子、第二访问代码以及第二存储器地址，生成第二掩码数据，其中，读取器是从第二存储器地址读取数据的；读取单元，从存储器读取第一运算后数据；第二异或单元，通过在第二掩码数据和第一运算后数据之间执行异或运算，获取第二运算后数据；数据校正子计算器，基于第二运算后数据，计算实际数据校正子；以及输出判断单元，基于实际数据校正子，判断是否将第二运算后数据作为原始数据输出。根据本专利技术的另一方面，一种访问控制系统，包括处理器、存储器控制器以及用于控制存储器访问的存储器访问控制设备，该存储器访问控制设备包括奇偶校验码生成器，针对要写入存储器的原始数据，生成奇偶校验码；奇偶校验码加法器，通过向原始数据添加奇偶校验码生成器生成的奇偶校验码，生成添加有奇偶校验码的数据；第一校正子生成器，生成第一掩码数据的第一校正子，以便对添加有奇偶校验码的数据进行掩码，第一校正子是预先与第一访问代码相关联的值，第一访问代码是当写入器访问存储器时要使用的信息，写入器请求把原始数据写入存储器；第一掩码生成器，基于第一校正子、第一访问代码以及第一存储器地址，生成第一掩码数据，其中在第一存储器地址将原始数据写入；第一异或单元，通过在添加有奇偶校验码的数据和第一掩码数据之间执行异或运算，获取第一运算后数据；写入单元，把第一运算后数据写入存储器；第二校正子生成器，生成第二掩码数据的第二校正子，以便对第一运算后数据进行掩码，第二校正子是预先与第二访问代码相关联的值，第二访问代码是当读取器访问存储器时所用的信息，读取器请求从存储器读取数据；第二掩码生成器，基于第二校正子、第二访问代码以及第二存储器地址，生成第二掩码数据，其中从第二存储器地址读取数据；读取单元，从存储器读取第一运算后数据；第二异或单元，通过在第二掩码数据和第一运算后数据之间执行异或运算，获取第二运算后数据；数据校正子计算器，基于第二运算后数据，计算出实际的数据校正子；以及输出判断单元，基于实际数据校正子，判断是否把第二运算后数据作为原始数据输出。根据本专利技术的另一个方面，一种访问控制系统包括处理器；以及存储器访问控制设备，控制对存储器的访问。存储器访问控制设备包括奇偶校验码生成器，针对要写入存储器的原始数据，生成奇偶校验码；奇偶校验码加法器，通过向原始数据添加奇偶校验码生成器生成的奇偶校验码，生成添加有奇偶校验码的数据；第一校正子生成器，生成第一掩码数据的第一校正子，以便对添加有奇偶校验码的数据进行掩码，第一校正子是预先与第一访问代码相关联的值，第一访问代码是当写入器访问存储器时所用的信息，写入器请求把原始数据写入存储器；第一掩码生成器，基于第一校正子、第一访问代码以及第一存储器地址，生成第一掩码数据，其中在第一存储器地址将原始数据写入；第一异或单元，通过在添加有奇偶校验码的数据和第一掩码数据之间执行异或运算，获取第一运算后数据；写入单元，把第一运算后数据写入存储器；第二校正子生成器，生成第二掩码数据的第二校正子，以便对第一运算后数据进行掩码，第二校正子是预先与第二访问代码相关联的值，第二访问代码是当读取器访问存储器时所用的信息，读取器请求从存储器读取数据；第二掩码生成器，基于第二校正子、第二访问代码以及第二存储器地址，生成第二掩码数据，其中读取器是从第二存储器地址读出数据的；读取单元，从存储器读出第一运算后数据；第二异或单元，通过在第二掩码数据和第一运算后数据之间执行异或运算，获取第二运算后数据；数据校正子计算器，基于第二运算后数据，计算出实际的数据校正子；以及输出判断单元，基于实际数据校正子，判断是否把第二运算后数据作为原始数据输出。根据本专利技术的另一个方面，一种配备有存储器控制器和存储器访问控制设备的处理器，该存储器访问控制设备用于控制对存储器的访问，该处理器包括奇偶校验码生成器，针对要写入所述存储器的原始数据，生成奇偶校验码；奇偶校验码加法器，通过向原始数据添加奇偶校验码生成器生成的奇偶校验码，生成添加有奇偶校验码的数据；第一校正子生成器，生成第一掩码数据的第一校正子，以便对添加有奇偶校验码的数据进行掩码，第一校正子是预先与第一访问代码相关联的值，第一访问代码是当写入器访问存储器时所用的信息，写入器请求把原始数据写入存储器；第一掩码生成器，基于第一校正子、第一访问代码以及第一存储器地址，生成第一掩码数据，其中在第一存储器地址写入原始数据；第一异或单元，通过在添加有奇偶校验码的数据和第一掩码数据之间执行异或运算，获取第一运算后数据；写入单元，把第一运算后数据写入存储器；第二校正子生成器，生成第二掩码数据的第二校正子，以便对第一运算后数据进行掩码，第二校正子是预先与第二访问代码相关联的值，第二访问代码是当读取器访问存储器时所用的信息，其中读取器请求从存储器读取数据；第二掩码生成器，基于第二校正子、第二访问本文档来自技高网...

【技术保护点】
一种访问控制设备，用于控制写入器、读取器和存储器之间的访问，包括：奇偶校验码生成器，针对要写入所述存储器的原始数据，生成奇偶校验码；奇偶校验码加法器，通过向所述原始数据添加所述奇偶校验码生成器生成的所述奇偶校验码，生成添加有 奇偶校验码的数据；第一校正子生成器，生成第一校正子，即与所述写入器请求向所述存储器写入所述原始数据所用的第一访问代码相关联的值；第一掩码生成器，基于所述第一校正子、所述第一访问代码以及第一存储器地址，生成第一掩码数据，其中， 所述写入器要在所述第一存储器地址将所述原始数据写入；第一异或单元，通过在所述添加有奇偶校验码的数据和所述第一掩码数据之间执行异或运算，获取第一运算后数据；写入单元，把所述第一运算后数据写入所述存储器中；第二校正子生成 器，用于生成第二校正子，即与所述读取器请求从所述存储器读取数据所用的第二访问代码相关联的值；第二掩码生成器，基于所述第二校正子、所述第二访问代码以及第二存储器地址，生成第二掩码数据，其中，所述读取器要从所述第二存储器地址读取所述数据 ；读取单元，从所述存储器读取所述第一运算后数据；第二异或单元，通过在所述第二掩码数据和所述第一运算后数据之间执行异或运算，获取第二运算后数据；数据校正子计算器，基于所述第二运算后数据，计算实际数据校正子；以及 输出判断单元，基于所述实际数据校正子，判断是否将所述第二运算后数据作为所述原始数据输出。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金井达德，吉井谦一郎，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]