一种增强型半导体器件制造技术

本申请提供一种增强型半导体器件，包括：衬底、依次形成在衬底上的p型半导体层以及n型半导体层，所述n型半导体层的栅极区域具有贯穿所述n型半导体层的第一凹槽，暴露出p型半导体层的栅极区域；沟道层，所述沟道层保形地设置在n型半导体层上以及所述第一凹槽内；势垒层，所述势垒层保形地设置在沟道层上。增强型半导体器件的结构简单，重复性好，而且避免给沟道层和势垒层带来的杂质和缺陷。沟道层和势垒层带来的杂质和缺陷。沟道层和势垒层带来的杂质和缺陷。

【技术实现步骤摘要】
一种增强型半导体器件


[0001]本技术涉及半导体领域，具体而言，涉及一种增强型半导体器件。

技术介绍

[0002]以GaN为代表的宽禁带半导体材料具有较高的饱和电子速度和较宽的带隙。
[0003]GaN基材料的增强型器件在高压开关和高速射频电路领域具有广泛的应用。习知技术中，为实现增强型器件，常用的技术方案包括：减薄势垒层厚度；刻蚀部分栅下势垒层；栅下势垒层区域注入氟离子；栅下势垒层上设置p型半导体等。但这些方法都有不足之处：减薄势垒层会降低整个沟道区域的二维电子气浓度，导致器件的饱和电流较小；将栅下势垒层刻蚀部分会较难控制刻蚀深度，且刻蚀损伤会导致栅极漏电流偏大；栅下区域注入氟离子难以实现高阈值电压，且氟离子稳定性不好，对器件的高压和高温可靠性有影响；栅极下设置p型半导体，需要刻蚀除栅极区域外的p型半导体，如何实现刻蚀厚度的精确控制从而不对势垒层造成损失是非常难以实现的，且刻蚀中带来的缺陷以及p型铝镓氮中残余的镁原子，会引起严重的电流崩塌效应。

技术实现思路

[0004]有鉴于此，本申请提供一种增强型半导体器件以解决刻蚀本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种增强型半导体器件，其特征在于，包括：衬底；p型半导体层，所述p型半导体层设置在所述衬底上；n型半导体层，所述n型半导体层设置在p型半导体层上，所述n型半导体层的栅极区域具有第一凹槽，所述第一凹槽贯穿所述n型半导体层；沟道层，所述沟道层保形地设置在n型半导体层上以及所述第一凹槽内；势垒层，所述势垒层保形地设置在沟道层上。2.根据权利要求1所述的增强型半导体器件，其特征在于，还包括：位于所述势垒层源极区域的源极、位于所述势垒层栅极区域的栅极以及位于所述势垒层漏...

【专利技术属性】
技术研发人员：程凯，
申请(专利权)人：苏州晶湛半导体有限公司，
类型：新型
国别省市：