苛刻环境抗辐照高速通信芯片IP核中的控制模块制造技术

本发明专利技术一种苛刻环境抗辐照高速通信芯片ＩＰ核中的控制模块，包括２个子模块，分别为ＬｉｎｋＥｎａｂｌｅ模块和ＩＰＣｏｒｅ＿Ｃｏｎｔｒｏｌｌｅｒ模块：ＬｉｎｋＥｎａｂｌｅ模块用来产生链路使能信号，只有在信号ＬｉｎｋＤｉｓａｂｌｅ无效，信号ＬｉｎｋＳｔａｒｔ和ＡｕｔｏＳｔａｒｔ至少有一个有效的情况下，ＬｉｎｋＥｎａｂｌｅ信号才有效；ＩＰＣｏｒｅ＿Ｃｏｎｔｒｏｌｌｅｒ模块用来控制链路在各个状态之间的转换，在该ＩＰＣｏｒｅ＿Ｃｏｎｔｒｏｌｌｅｒ模块中，用有限状态机来控制链路在各个状态之间的转换，其中包括７种状态：ＥｒｒｏｒＲｅｓｅｔ，ＥｒｒｏｒＷａｉｔ，Ｒｅａｄｙ，Ｓｔａｒｔｅｄ，Ｃｏｎｎｅｃｔｉｎｇ，Ｒｕｎ和ＤａｔａＳａｖｅ。

【技术实现步骤摘要】
(一)
：本专利技术一种苛刻环境抗辐照高速通信芯片IP核中的控制模块，该控制模块主要控制链路的多个状态之间的转换，包括接收到意外错误的处理。属于通信
(二)
技术介绍
：苛刻环境嵌入式系统一般是指可以装载在卫星、飞机或地面上(野外露天、矿井等苛刻或危险环境)的无人值守监测控制系统，它具有对待测目标的参数进行长时间连续监测或周期监测的功能，用以实时获得待测目标空间、时间和频谱的动态变化信息，获取待测量的统计分布和预测其突变的几率，控制系统还会根据测量结果对系统实施相应的控制。为了适应苛刻环境下的工作条件，这些系统一般都是结构可重组和故障可检测的、可容错的综合系统，与一般嵌入式系统相比具有更高的可靠性与故障容错性。在空间科学探测、矿山安全监测、无人区监测、环境污染监测等自然灾害的预警系统中，由于被测环境中存在较强的电磁干扰(雷电等强电磁干扰)、辐射、单粒子事件(SEU)，所以，使用基于计算机的数据采集系统来完成监测任务是相当危险和不可靠的，而且系统的布控也难以实现。因此，研究苛刻环境嵌入式系统已经成为当务之急。如果能够将抗辐照高速通信芯片所需的全部核心电路(例如微处理器，抗辐照高速通信IP(Intellectual Property，知识产权)核模块、各种控制器与通信接口等)放在同一芯片上，就可以大幅缩小整个系统所占的面积，同时还会减少外围驱动接口单元及电路板间的信号传递，加快微处理器数据处理的速度，内嵌的线路还可以避免外部电路板上信号传递所造成的系统干扰。目前国内外仅有少数几个集成电路企业设计和生产抗干扰通信芯片，可以归纳为以下几个特点：-->●大部分芯片在功能上以全定制的ASIC(Application SpecificIntegrated Circuit)芯片为主，速率较低，一般在1Mbps量级。因而SOC(System On Chip)单芯片、高速率的设计是通信芯片的一个研究热点。●国外也正在研制抗辐照高速通信SOC单芯片，但片内集成的是单片机，由于单片机是IP(Intelligent Propriety)硬核，体系结构不可变，因此这种解决方案的灵活性差，价格高。●国内也朝SOC单芯片方向发展，目前还没有形成产品，也没有投入使用。其中，SOC，即为System On Chip：片上系统(系统级芯片)，一种结合了许多功能模块和微处理器核心的单芯片电路系统。是一种在结构上以嵌入式系统结构为基础，集软硬件与一体的系统级芯片。而SOPC，即为System On Programmable Chip：片上可编程系统，或者说是基于大规模FPGA(Field Programmable Gate Array，即现场可编程门阵列)解决方案的SOC。它是现代计算机辅助技术、EDA(Electronic DesignAutomation，电子设计自动化)技术和大规模集成电路技术高度发展的产物。SOPC技术的目标就是试图将尽可能大而完善的电子系统，包括嵌入式处理器系统、接口系统、硬件协处理器或加速器系统、DSP系统、存储电路以及数字系统等，在单一的FPGA中实现，使得所设计的电路系统在其规模、可靠性、体积、功耗、功能、性能指标、上市周期、开发成本、产品维护及其硬件升级等方面实现最优化。IP核是具有知识产权的集成电路芯核的简称，其作用是把一组拥有知识产权的电路设计集合在一起，构成芯片的基本单位，以供设计时搭积木之用。其实可以把IP核理解为一颗ASIC，以前是ASIC做好以后供人家在PCB上使用，现在是IP核做好以后让人家集成在更大的芯片里使用。而在抗干扰的通信芯片中，控制模块是必不可少的模块之一，负责对整个通信芯片中的各个模块的控制，提供和产生各个模块的主要控制信号，将直接关系到通信过程能否顺利进行。(三)
技术实现思路
：-->本专利技术的目的是提供一种苛刻环境抗辐照高速通信芯片IP核中的控制模块，控制链路的多个状态之间的转换，包括接收到意外错误的处理。该控制模块控制苛刻环境抗辐照高速通信芯片IP核中的模块之一——发送模块发送NULL、FCT和其他常字符，同时控制发送模块和苛刻环境抗辐照高速通信芯片IP核中的另一模块——接收模块的重置。本专利技术一种苛刻环境抗辐照高速通信芯片IP核中的控制模块，该控制模块包括2个子模块，分别为链路使能(LinkEnable)模块和IP核控制器(IPCore_Controller)模块。这两个子模块共同完成整个控制模块的功能，其中链路使能模块为IP核控制器模块提供必需的链路使能信号。链路使能模块在外部输入的三个控制信号的作用下生成链路使能信号，传输给IP核控制器模块来控制其状态的转换。IP核控制器模块接收链路使能信号和其他一系列外部输入信号，从而生成整个系统所需的一系列复位信号和控制信号，传输给IP核中的其他模块。下面对2个子模块详细叙述如下：链路使能(LinkEnable)模块用来产生链路使能信号。在该链路使能(LinkEnable)模块中，三个输入信号控制链路使能信号链路使能(LinkEnable)的产生。只有在信号LinkDisable无效，信号LinkStart和AutoStart至少有一个有效的情况下，链路使能(LinkEnable)信号才有效；而其他情况下，链路使能(LinkEnable)信号一直无效。IP核控制器(IPCore_Controller)模块用来控制链路在各个状态之间的转换。在该IP核控制器(IPCore_Controller)模块中，用有限状态机来控制链路在各个状态之间的转换，其中包括7种状态：ErrorReset(错误复位)，ErrorWait(错误等待)，Ready(准备)，Started(开始)，Connecting(连接)，Run(运行)和DataSave(数据保存)。下面对各个状态间的转换进行描述。IP核控制器(IPCore_Controller)模块初始化后，进入ErrorReset状态。在该ErrorReset状态下，发送模块和接收模块都会被复位。而ErrorReset状态在等待了T1时间后，会无条件的转移到ErrorWait状态。在ErrorWait状态下，接收模块将被使能，而发送模块被复位。ErrorWai t状态在等待了T2时间后，会无条件的转移到Ready状态；如果在ErrorWait状态下，断开错误被检-->测到，那么状态机将会跳转回ErrorReset状态。在Ready状态下，接收模块被使能，同时发送模块被复位。如果链路使能信号有效，那么状态机将跳转到Started状态；如果断开错误被检测到，那么状态机将会跳转回ErrorReset状态。在Started状态下，状态机开始和在链路另一端的链路接口通过发送一个或者更多的NULL来建立一条连接，此时接收模块将被使能，发送模块发送NULL。如果有NULL被接收，那么状态机将跳转到Connecting状态；如果有断开错误被检测到，那么状态机将会跳转回ErrorReset状态；如果等待了时间T2，还没有NULL被接收，那么状态机也会跳转回ErrorReset状态。在Connecting状态下，接收模块和发送模块均被使能，发送FCT。如果一个FCT信号被接收到，那么状态机将转移到Run状态；如果本文档来自技高网...

【技术保护点】
一种苛刻环境抗辐照高速通信芯片ＩＰ核中的控制模块，其特征在于：一种苛刻环境抗辐照高速通信芯片ＩＰ核中的控制模块，该控制模块包括２个子模块，分别为ＬｉｎｋＥｎａｂｌｅ模块和ＩＰＣｏｒｅ＿Ｃｏｎｔｒｏｌｌｅｒ模块：　ＬｉｎｋＥｎａｂｌｅ模块用来产生链路使能信号，只有在信号ＬｉｎｋＤｉｓａｂｌｅ无效，信号ＬｉｎｋＳｔａｒｔ和ＡｕｔｏＳｔａｒｔ至少有一个有效的情况下，ＬｉｎｋＥｎａｂｌｅ信号才有效；　ＩＰＣｏｒｅ＿Ｃｏｎｔｒｏｌｌｅｒ模块用来控制链路在各个状态之间的转换，在该ＩＰＣｏｒｅ＿Ｃｏｎｔｒｏｌｌｅｒ模块中，用有限状态机来控制链路在各个状态之间的转换，其中包括７种状态：ＥｒｒｏｒＲｅｓｅｔ，ＥｒｒｏｒＷａｉｔ，Ｒｅａｄｙ，Ｓｔａｒｔｅｄ，Ｃｏｎｎｅｃｔｉｎｇ，Ｒｕｎ和ＤａｔａＳａｖｅ。

【技术特征摘要】
1、一种苛刻环境抗辐照高速通信芯片IP核中的控制模块，其特征在于：一种苛刻环境抗辐照高速通信芯片IP核中的控制模块，该控制模块包括2个子模块，分别为LinkEnable模块和IPCore_Controller模块：LinkEnable模块用来产生链路使能信号，只有在信号LinkDisable无效，信号LinkStart和AutoStart至少有一个有效的情况下，LinkEnable信号才有效；IPCore_Controller模块用来控制链路在各个状态之间的转换，在该IPCore_Controller模块中，用有限状态机来控制链路在各个状态之间的转换，其中包括7种状态：ErrorReset，ErrorWait，Ready，Started，Connecting，Run和DataSave。2、根据权利要求1所述的苛刻环境抗辐照高速通信芯片IP核中的控制模块，其特征在于：所述的IPCore_Controller模块初始化后，进入ErrorReset状态，在该ErrorReset状态下，发送模块和接收模块都会被复位；而ErrorReset状态在等待了T1时间后，会无条件的转移到ErrorWait状态；在ErrorWait状态下，接收模块将被使能，而发送模块被复位；ErrorWait状态在等待了T2时间后，会无条件的转移到Ready状态；如果在ErrorWait状态下，断开错误被检测到，那么状态机将会跳转回ErrorReset状态；在Ready状态下，接收模块被使能，同时发送模块被复位；如果链路使...

【专利技术属性】
技术研发人员：关永，张杰，朱虹，张伟功，尚媛园，万玛宁，陈金强，毛春静，刘永梅，赵冬生，张健，
申请(专利权)人：首都师范大学，
类型：发明
国别省市：11[中国|北京]