本发明专利技术提供了一种寄存器多源访问控制方法和装置，涉及存储访问技术领域。所述寄存器多源访问控制方法包括：判断多个读／写请求；若所述多个读／写请求之间未发生冲突，则进行正常读／写访问；若所述多个读／写请求之间发生冲突，则先处理其中一个读／写请求，利用访问间隙处理其它的读／写请求。本发明专利技术在多访问源对寄存器进行访问时，无需查询和控制标志位；且当发生访问冲突时，利用访问间隙处理发生冲突的访问请求，有效节省了访问时间，加快了访问速度，提高了访问效率。
【技术实现步骤摘要】
本专利技术涉及存储访问
，特别是涉及一种寄存器多源访问控制装置和方法。
技术介绍
寄存器是CPU内部重要的数据存储资源，其功能主要包括执行寄存器内数据的算术及逻辑运算、寻址和读写数据到周边设备。寄存器拥有非常高的读写速度，一般用来保存程序的中间结果，为随后的指令快速提供操作数，从而避免把中间结果存入内存，再读取内存的操作。因为寄存器操作避免了内存地址计算，访问速度快，因而成为CPU的主要构成组件之一。随着计算机技术的发展，为了提高系统的工作效率，加快数据处理速度，出现了一个系统之中存在着多个可以访问寄存器的访问源，如在系统级芯片SOC(SOC，System-On—Chip)中，可能会有多个8051单片机，而且有的SOC还可能设有基本频带(Baseband)接口，这些访问源都可以访问寄存器，但是，它们在通过访问寄存器以实现高效快速的数据操作时，有可能同时对寄存器进行访问，从而造成冲突的发生。为了尽量避免访问寄存器冲突的发生，现有技术通过设置标志位对多个访问源访问寄存器进行控制。每一个访问源在访问寄存器进行读写数据的时候必须先查询标志位，如果有访问源将标志位置为高，则等待直到标记位为低后再进行访问；否则，将自己的标志位置高，然后控制寄存器进行读写访问，控制工作结束后清除自己的标志。这种办法虽然有效防止了多访问源同时访问寄存器时发生冲突，但同时也存在着一些问题。首先，每个访问源只能根据系统调度，依次单独访问寄存器，而不能并发访问，从而造成了时间上的浪费；其次，在对寄存器进行访问时，必须查询和控制访问标志位，从而消耗了额外的时间，造成访问速度比较慢，工作效率低；然后，对于现有技术中不支持等待寄存器-->也不允许冲突的那些访问源来说，每次对寄存器的访问都采用独占方式，一直占用寄存器直到访问完毕，从而导致访问时间长、访问效率低。总之，需要本领域技术人员迫切解决的一个技术问题就是：如何能够使多个访问源高效、快速地共同访问寄存器，且能够有效避免访问冲突，提高访问速度。
技术实现思路
本专利技术所要解决的技术问题是提供一种寄存器多源访问控制装置和方法，能够使多个访问源高效、快速地共同访问寄存器，且能够有效避免访问冲突，提高访问速度。为了解决上述问题，本专利技术实施例提供了一种寄存器多源访问控制装置，包括：读控制单元，用于仲裁和控制读请求；写控制单元，用于仲裁和控制写请求；判断单元，用于判断多个读/写请求；正常访问单元，用于若所述多个读/写请求之间未发生冲突，则启动所述读/写控制单元，进行正常读/写访问；冲突访问单元，用于若所述多个读/写请求之间发生冲突，则启动所述读/写控制单元，先处理其中一个读/写请求，利用访问间隙处理其它的读/写请求。优选的，所述冲突访问单元进一步包括：优先级控制子单元，用于在所述先处理其中一个读/写请求前，设置所述多个读/写请求的优先级，所述其中一个读/写请求为设置优先级后的多个读/写请求中优先级最高的读/写请求。优选的，所述冲突访问单元利用访问间隙处理其它的读/写请求为利用访问间隙依照优先级处理其它的读/写请求。优选的，所述读请求优先级高于写请求。优选的，所述冲突访问单元还包括：冲突通知子单元，用于若所述多个读/写请求之间发生冲突为读请求冲突，-->则在先处理其中一个读请求时，通知其它读请求发生访问冲突。优选的，所述冲突通知子单元通过一个预置的特定数值通知其它读请求发生访问冲突。本专利技术另一实施例还提供了一种寄存器多源访问控制方法，包括以下步骤：判断多个读/写请求；若所述多个读/写请求之间未发生冲突，则进行正常读/写访问；若所述多个读/写请求之间发生冲突，则先处理其中一个读/写请求，利用访问间隙处理其它的读/写请求。优选的，所述寄存器多源访问控制方法还包括，在所述先处理其中一个读/写请求前，设置所述多个读/写请求的优先级，所述其中一个读/写请求为设置优先级后的多个读/写请求中优先级最高的读/写请求。优选的，所述利用访问间隙处理其它的读/写请求为利用访问间隙依照优先级处理其它的读/写请求。优选的，所述读请求优先级高于写请求。优选的，所述寄存器多源访问控制方法还包括：若所述多个读/写请求之间发生冲突为读请求冲突，则在先处理其中一个读请求时，通知其它读请求发生访问冲突。优选的，所述通知其它读请求发生访问冲突为通过一个预置的特定数值通知。与现有技术相比，本专利技术一实施例具有以下优点：首先，本专利技术使用优先级控制多个寄存器访问源的访问级别，使得多个访问源可以在访问寄存器时无需查询控制标志位，节省了现有方法因查询和控制标志位而造成的时间开销，加快了访问速度。其次，本专利技术的冲突访问源利用寄存器的访问间隙进行访问，将现有技术中访问寄存器的闲置时间充分利用起来，一方面消除了访问冲突，另一方面节-->省了访问时间，提高了访问速度。附图说明图1是本专利技术的一种寄存器多源访问控制装置实施例的结构框图；图2是本专利技术应用图1所示装置实施例进行多源访问控制的步骤流程图；图3是本专利技术的一种寄存器多源访问控制方法实施例1的步骤流程图；图4是本专利技术的一种寄存器多源访问控制方法实施例2的步骤流程图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。本专利技术的核心构思之一在于，使用优先级控制访问请求的访问级别，使得多个访问源可以在访问寄存器时无需查询控制标志位；当发生访问冲突时，在优先处理高优先级的访问请求的同时，利用访问间隙处理其它低优先级访问请求。本专利技术在多访问源对寄存器进行访问时，无需查询和控制标志位，且将访问寄存器的闲置时间充分利用起来，有效地节省了访问时间，加快了访问速度。参照图1，示出了本专利技术的一种寄存器多源访问控制装置实施例的结构框图，具体可以包括：读控制单元101，用于仲裁和控制读请求；写控制单元102，用于仲裁和控制写请求；判断单元103，用于判断多个读/写请求；正常访问单元104，用于若所述多个读/写请求之间未发生冲突，则启动所述读/写控制单元，进行正常读/写访问；冲突访问单元105，用于若所述多个读/写请求之间发生冲突，则启动所述读/写控制单元，先处理其中一个读/写请求，利用访问间隙处理其它的读/写请求。优选的是，所述读请求优先级高于写请求。-->优选的是，所述冲突访问单元105还可以进一步包括：优先级控制子单元1051，用于在所述先处理其中一个读/写请求前，设置所述多个读/写请求的优先级，所述其中一个读/写请求为设置优先级后的多个读/写请求中优先级最高的读/写请求。优选的是，所述冲突访问单元利用访问间隙处理其它的读/写请求为利用访问间隙依照优先级处理其它的读/写请求。优选的是，所述冲突访问单元105还可以进一步包括：冲突通知子单元1052，用于若所述多个读/写请求之间发生冲突为读请求冲突，则在先处理其中一个读请求时，通知其它读请求发生访问冲突。优选的是，所述冲突通知子单元1052可以通过一个预置的特定数值通知其它读请求发生访问冲突。参照图2，示出了本专利技术应用图1所示的装置实施例进行多源访问控制的步骤流程图，具体可以包括以下步骤：步骤201：判断单元判断多个读\本文档来自技高网...
【技术保护点】
一种寄存器多源访问控制装置，其特征在于，包括： 读控制单元，用于仲裁和控制读请求； 写控制单元，用于仲裁和控制写请求； 判断单元，用于判断多个读／写请求； 正常访问单元，用于若所述多个读／写请求之间未发生冲突，则启动 所述读／写控制单元，进行正常读／写访问； 冲突访问单元，用于若所述多个读／写请求之间发生冲突，则启动所述读／写控制单元，先处理其中一个读／写请求，利用访问间隙处理其它的读／写请求。
【技术特征摘要】
1、一种寄存器多源访问控制装置，其特征在于，包括：读控制单元，用于仲裁和控制读请求；写控制单元，用于仲裁和控制写请求；判断单元，用于判断多个读/写请求；正常访问单元，用于若所述多个读/写请求之间未发生冲突，则启动所述读/写控制单元，进行正常读/写访问；冲突访问单元，用于若所述多个读/写请求之间发生冲突，则启动所述读/写控制单元，先处理其中一个读/写请求，利用访问间隙处理其它的读/写请求。2、根据权利要求1所述的装置，其特征在于，所述冲突访问单元进一步包括：优先级控制子单元，用于在所述先处理其中一个读/写请求前，设置所述多个读/写请求的优先级，所述其中一个读/写请求为设置优先级后的多个读/写请求中优先级最高的读/写请求。3、根据权利要求2所述的装置，其特征在于，所述冲突访问单元利用访问间隙处理其它的读/写请求为利用访问间隙依照优先级处理其它的读/写请求。4、根据权利要求1、2或3所述的装置，其特征在于，所述读请求优先级高于写请求。5、根据权利要求1、2或3所述的装置，其特征在于，所述冲突访问单元还包括：冲突通知子单元，用于若所述多个读/写请求之间发生冲突为读请求冲突，则在先处理其中一个读请求时，通知其它读请...
【专利技术属性】
技术研发人员：张浩，
申请(专利权)人：北京中星微电子有限公司，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。