一种缩短外部存储器访问时间的控制装置及控制方法制造方法及图纸

本发明专利技术公开了一种缩短外部存储器访问时间的控制装置及控制方法，所述方法通过对非连续地址的数据进行缓存的方法，降低对存储空间的要求以及缓存频次，有利于控制成本和功耗。同时，因为缓存了非连续地址处的数据，可以缩短对外部存储器的访问时间，消除命令字、读取地址等数据的发送带来的带宽下降问题，读写主机读取外部存储器的等价有效带宽可提升至100%，读取速度稳定，系统性能得到提升，对程序运行延迟要求严格的场景有明显优势。

【技术实现步骤摘要】
一种缩短外部存储器访问时间的控制装置及控制方法
本专利技术涉及存储器领域，具体涉及一种缩短外部存储器访问时间的控制装置及控制方法。
技术介绍
随着物联网、人工智能技术的发展，在终端产品上的MCU也逐渐向着算力高、程序存储空间大的方向发展，MCU内置较大的空间的存储器从成本和灵活性上来看都不是一个好的选择，所以一般会使用外置存储器。由于封装的限制，外置存储器通常选择串行接口的SPIflash，该接口在连续读取的情况下可以达到较高的带宽，但当读取的数据不连续时，需要先发送“命令字”、“读取地址”，然后才能获取到程序数据，这期间会导致读写主机处于等待数据状态而暂停，降低了系统的运行效率。
技术实现思路
为解决上述问题，本专利技术提供了一种缩短外部存储器访问时间的控制装置及控制方法，大大提高了系统的运行效率。本专利技术的具体技术方案如下：一种缩短外部存储器访问时间的控制方法，所述方法包括如下步骤：S1，加速控制模块接收读写主机的访问请求，所述访问请求包括访问地址；S2，加速控制模块检测所述访问地址与上次访问地址是否连续，若连续，则通过外部存储控制器读取数据并返回给读写主机，若不连续，则进入S3；S3，加速控制模块检测加速缓存存储器中是否储存有与所述访问地址对应的数据，若有，则通过加速缓存存储器读取数据，且在读取数据的同时，进行下一连续地址的数据的读取设置，然后将数据返回给读写主机，若没有，则进入S4；S4，加速控制模块通过外部存储控制器读取数据并返回给读写主机，同时将所述访问地址和对应的数据存入加速缓存存储器的一个存储单元中，以便下次能够快速地从加速缓存存储器中读取非连续地址处的数据。本专利技术所述的控制方法利用加速缓存存储器对非连续地址处的数据进行缓存，可以降低对存储空间的要求以及缓存频次，有利于控制成本和功耗；同时，因为缓存了非连续地址处的数据，可以缩短对外部存储器的访问时间，消除数据的发送带来的带宽下降问题，读写主机读取外部存储器的等价有效带宽可提升至100%，读取速度稳定，系统性能得到提升，对程序运行延迟要求严格的场景有明显优势。进一步地，所述步骤S2中检测所述访问地址与上次访问地址是否连续的方法为，比较所述访问地址与上次访问地址，若所述访问地址的值比上次访问地址的值增大了预设步长值，则所述访问地址与上次访问地址连续。如果判断到地址连续则可以直接从外部存储器读取数据，速度较快且减少了缓存频次。进一步地，所述步骤S2中，若检测到不存在所述上次访问地址，则加速控制模块控制外部存储控制器发送命令字和读取地址给外部存储器，从外部存储器读取数据并返回给读写主机，所述读写地址即所述访问地址。进一步地，所述步骤S3中检测加速缓存存储器中是否储存有所述访问地址对应的数据的方法为，比较所述访问地址与加速缓存存储器中储存的地址，若存在数值大小相等的地址，则表示储存有所述访问地址对应的数据。如果在加速缓存存储器中储存有需要的数据，则可以快速地完成访问请求。进一步地，所述步骤S3中进行下一连续地址的数据的读取设置的方法为，在加速缓存存储器读取数据的同时，外部存储控制器发送命令字和读取地址给外部存储器，节省下个访问请求的设置时间，所述下个访问请求中的下个访问地址与所述访问地址连续。提前发送“命令字”和“读取地址”，可以节省下个访问请求的设置时间，提高数据读取速度。进一步地，所述步骤S4中，将所述访问地址和对应的数据存入加速缓存存储器的一个存储单元中之前，会先检测加速缓存存储器是否还有空闲的存储单元，若有，则将所述访问地址和对应的数据存入空闲的存储单元中并更新有效标识段，若没有，则采用算法找到替换的存储单元，然后存入所述访问地址和对应的数据并更新有效标识段。将非连续地址处的数据储存到加速缓存存储器的存储单元中，下次无需通过外部存储器读取，缩短了对外部存储器的访问时间，消除“命令字”和“读取地址”等数据的发送带来的带宽下降问题，提高了系统性能。进一步地，所述找到替换的存储单元的算法为替换算法。一种缩短外部存储器访问时间的控制装置，所述控制装置包括外部存储器、外部存储控制器、加速控制模块、加速缓存存储器和读写主机，其中，外部存储器，与外部存储控制器连接，用于储存程序代码；外部存储控制器，与加速控制模块连接，用于对外部存储器进行访问控制；加速控制模块，与加速缓存存储器和读写主机连接，用于接收读写主机的数据访问请求以及根据所述数据访问请求控制外部存储控制器和加速缓存存储器进行工作；加速缓存存储器，用于缓存读写主机所请求的非连续地址处的数据；读写主机，用于发起访问请求。本专利技术所述的控制装置利用加速缓存存储器对非连续地址处的数据进行缓存，可以降低对存储空间的要求以及缓存频次，有利于控制成本和功耗；同时，因为缓存了非连续地址处的数据，可以缩短对外部存储器的访问时间，消除数据的发送带来的带宽下降问题，读写主机读取外部存储器的等价有效带宽可提升至100%，读取速度稳定，系统性能得到提升，对程序运行延迟要求严格的场景有明显优势。进一步地，所述加速缓存存储器包括若干个存储单元，用于储存所述非连续地址处的数据，所述非连续地址处的数据包括一组预设长度的连续数据。存储单元只用于储存非连续地址处的数据，降低了对存储空间的要求和缓存频次，有利于控制成本和功耗。进一步地，所述存储单元由地址段、数据段和有效标识段组成，其中，地址段，用于储存从外部存储器读出的非连续地址处的一组预设长度的连续数据的首地址；数据段，用于储存从外部存储器读出的非连续地址处的数据；有效标识段，用于储存表示加速缓存存储器中的数据是否有效的标识。附图说明图1为本专利技术一种实施例所述缩短外部存储器访问时间的控制装置示意图。图2为本专利技术一种实施例所述缩短外部存储器访问时间的控制方法流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行详细描述。应当理解，下面所描述的具体实施例仅用于解释本专利技术，并不用于限定本专利技术。在下面的描述中，给出具体细节以提供对实施例的透彻理解。然而，本领域的普通技术人员将理解，可以在没有这些具体细节的情况下实施实施例。例如，电路可以在框图中显示，以便不在不必要的细节中使实施例模糊。在其他情况下，为了不混淆实施例，可以不详细显示公知的电路、结构和技术。参照图1，一种缩短外部存储器访问时间的控制装置，所述控制装置包括外部存储器、外部存储控制器、加速控制模块、加速缓存存储器和读写主机。其中，外部存储器用于储存程序代码，读写主机运行时会从外部存储器中获取程序代码。以GD25LT256E（超高速4通道SPINORFlash产品）为例，单线模式读取数据时，读写主机需要先发送8bit的“命令字”，再发送24bit的“读取地址”，然后才能开始接收数据。外部存储控制器负责直接对外部存储器进行访问控制。加速控制模块是该控制装置的核心组成，用于接收读写主机的数据访问请求以及根据所述数据访问请求控制外部存储控制器和加速缓存存储器进行工作。加速缓存存储器用于缓存读写主机本文档来自技高网...

【技术保护点】
1.一种缩短外部存储器访问时间的控制方法，其特征在于，所述方法包括如下步骤：/nS1，加速控制模块接收读写主机的访问请求，所述访问请求包括访问地址；/nS2，加速控制模块检测所述访问地址与上次访问地址是否连续，若连续，则通过外部存储控制器读取数据并返回给读写主机，若不连续，则进入S3；/nS3，加速控制模块检测加速缓存存储器中是否储存有与所述访问地址对应的数据，若有，则通过加速缓存存储器读取数据，且在读取数据的同时，进行下一连续地址的数据的读取设置，然后将数据返回给读写主机，若没有，则进入S4；/nS4，加速控制模块通过外部存储控制器读取数据并返回给读写主机，同时将所述访问地址和对应的数据存入加速缓存存储器的一个存储单元中，以便下次能够快速地从加速缓存存储器中读取非连续地址处的数据。/n

【技术特征摘要】
1.一种缩短外部存储器访问时间的控制方法，其特征在于，所述方法包括如下步骤：
S1，加速控制模块接收读写主机的访问请求，所述访问请求包括访问地址；
S2，加速控制模块检测所述访问地址与上次访问地址是否连续，若连续，则通过外部存储控制器读取数据并返回给读写主机，若不连续，则进入S3；
S3，加速控制模块检测加速缓存存储器中是否储存有与所述访问地址对应的数据，若有，则通过加速缓存存储器读取数据，且在读取数据的同时，进行下一连续地址的数据的读取设置，然后将数据返回给读写主机，若没有，则进入S4；
S4，加速控制模块通过外部存储控制器读取数据并返回给读写主机，同时将所述访问地址和对应的数据存入加速缓存存储器的一个存储单元中，以便下次能够快速地从加速缓存存储器中读取非连续地址处的数据。


2.根据权利要求1所述的一种缩短外部存储器访问时间的控制方法，其特征在于，所述步骤S2中检测所述访问地址与上次访问地址是否连续的方法为，比较所述访问地址与上次访问地址，若所述访问地址的值比上次访问地址的值增大了预设步长值，则所述访问地址与上次访问地址连续。


3.根据权利要求1所述的一种缩短外部存储器访问时间的控制方法，其特征在于，所述步骤S2中，若检测到不存在所述上次访问地址，则加速控制模块控制外部存储控制器发送命令字和读取地址给外部存储器，从外部存储器读取数据并返回给读写主机，所述读写地址即所述访问地址。


4.根据权利要求1所述的一种缩短外部存储器访问时间的控制方法，其特征在于，所述步骤S3中检测加速缓存存储器中是否储存有所述访问地址对应的数据的方法为，比较所述访问地址与加速缓存存储器中储存的地址，若存在数值大小相等的地址，则表示储存有所述访问地址对应的数据。


5.根据权利要求1所述的一种缩短外部存储器访问时间的控制方法，其特征在于，所述步骤S3中进行下一连续地址的数据的读取设置的方法为，在加速缓存存储器读取数据的同时，外部存储控制器发送命令字和读取地址给外部存储器，节省下个访问请求的设...

【专利技术属性】
技术研发人员：常子奇，黄明强，
申请(专利权)人：珠海市一微半导体有限公司，
类型：发明
国别省市：广东;44