一种缩短外部存储器访问时间的控制装置及控制方法制造方法及图纸

本发明专利技术公开了一种缩短外部存储器访问时间的控制装置及控制方法，所述方法通过对非连续地址的数据进行缓存的方法，降低对存储空间的要求以及缓存频次，有利于控制成本和功耗。同时，因为缓存了非连续地址处的数据，可以缩短对外部存储器的访问时间，消除命令字、读取地址等数据的发送带来的带宽下降问题，读写主机读取外部存储器的等价有效带宽可提升至100%，读取速度稳定，系统性能得到提升，对程序运行延迟要求严格的场景有明显优势。

【技术实现步骤摘要】
一种缩短外部存储器访问时间的控制装置及控制方法
本专利技术涉及存储器领域，具体涉及一种缩短外部存储器访问时间的控制装置及控制方法。
技术介绍
随着物联网、人工智能技术的发展，在终端产品上的MCU也逐渐向着算力高、程序存储空间大的方向发展，MCU内置较大的空间的存储器从成本和灵活性上来看都不是一个好的选择，所以一般会使用外置存储器。由于封装的限制，外置存储器通常选择串行接口的SPIflash，该接口在连续读取的情况下可以达到较高的带宽，但当读取的数据不连续时，需要先发送“命令字”、“读取地址”，然后才能获取到程序数据，这期间会导致读写主机处于等待数据状态而暂停，降低了系统的运行效率。
技术实现思路
为解决上述问题，本专利技术提供了一种缩短外部存储器访问时间的控制装置及控制方法，大大提高了系统的运行效率。本专利技术的具体技术方案如下：一种缩短外部存储器访问时间的控制方法，所述方法包括如下步骤：S1，加速控制模块接收读写主机的访问请求，所述访问请求包括访问地址；S2，加速控制模块检测所述访问地址与上次访问地址是否连续，若连本文档来自技高网...

【技术保护点】
1.一种缩短外部存储器访问时间的控制方法，其特征在于，所述方法包括如下步骤：/nS1，加速控制模块接收读写主机的访问请求，所述访问请求包括访问地址；/nS2，加速控制模块检测所述访问地址与上次访问地址是否连续，若连续，则通过外部存储控制器读取数据并返回给读写主机，若不连续，则进入S3；/nS3，加速控制模块检测加速缓存存储器中是否储存有与所述访问地址对应的数据，若有，则通过加速缓存存储器读取数据，且在读取数据的同时，进行下一连续地址的数据的读取设置，然后将数据返回给读写主机，若没有，则进入S4；/nS4，加速控制模块通过外部存储控制器读取数据并返回给读写主机，同时将所述访问地址和对应的数据存入...

【技术特征摘要】
1.一种缩短外部存储器访问时间的控制方法，其特征在于，所述方法包括如下步骤：
S1，加速控制模块接收读写主机的访问请求，所述访问请求包括访问地址；
S2，加速控制模块检测所述访问地址与上次访问地址是否连续，若连续，则通过外部存储控制器读取数据并返回给读写主机，若不连续，则进入S3；
S3，加速控制模块检测加速缓存存储器中是否储存有与所述访问地址对应的数据，若有，则通过加速缓存存储器读取数据，且在读取数据的同时，进行下一连续地址的数据的读取设置，然后将数据返回给读写主机，若没有，则进入S4；
S4，加速控制模块通过外部存储控制器读取数据并返回给读写主机，同时将所述访问地址和对应的数据存入加速缓存存储器的一个存储单元中，以便下次能够快速地从加速缓存存储器中读取非连续地址处的数据。


2.根据权利要求1所述的一种缩短外部存储器访问时间的控制方法，其特征在于，所述步骤S2中检测所述访问地址与上次访问地址是否连续的方法为，比较所述访问地址与上次访问地址，若所述访问地址的值比上次访问地址的值增大了预设步长值，则所述访问地址与上次访问地址连续。


3.根据权利要求1所述的一种缩短外部存储器访问时间的控制方法，其特征在于，所述步骤S2中，若检测到不存在所述上次访问地址，则加速控制模块控制外部存储控制器发送命令字和读取地址给外部存储器，从外部存储器读取数据并返回给读写主机，所述读写地址即所述访问地址。


4.根据权利要求1所述的一种缩短外部存储器访问时间的控制方法，其特征在于，所述步骤S3中检测加速缓存存储器中是否储存有所述访问地址对应的数据的方法为，比较所述访问地址与加速缓存存储器中储存的地址，若存在数值大小相等的地址，则表示储存有所述访问地址对应的数据。


5.根据权利要求1所述的一种缩短外部存储器访问时间的控制方法，其特征在于，所述步骤S3中进行下一连续地址的数据的读取设置的方法为，在加速缓存存储器读取数据的同时，外部存储控制器发送命令字和读取地址给外部存储器，节省下个访问请求的设...

【专利技术属性】
技术研发人员：常子奇，黄明强，
申请(专利权)人：珠海市一微半导体有限公司，
类型：发明
国别省市：广东;44