有局部顺序信息的校验矩阵的保护的数据存取方法及设备技术

本发明专利技术公开了一种使用借助于具有局部顺序信息的奇偶校验矩阵的数据保护的数据存取方法以及设备，诸如记忆装置、存储器控制器、及其解码电路。该数据存取方法可包括：响应于读取请求，开始自预定存储空间接收对应于该读取请求的受保护数据；产生该奇偶校验矩阵；依据码字进行基于该奇偶校验矩阵的症状计算以产生并输出用于该码字的症状；依据该症状进行错误检测以产生并输出解码结果信号，并且依据该症状进行错误位置解码以产生并输出错误位置；进行该码字的错误更正以更正该码字的于该错误位置的错误；以及依据自该受保护数据取得的码字进行另外的处理。本发明专利技术的方法及设备能确保该记忆装置在各种状况下均能妥善地运作，避免相关技术的问题。

【技术实现步骤摘要】
有局部顺序信息的校验矩阵的保护的数据存取方法及设备
本专利技术是关于存储器控制，尤指一种使用借助于具有局部顺序信息(partialsequentialinformation)的一奇偶校验(paritycheck)矩阵的数据保护的数据存取方法、以及相关设备(apparatus)诸如一记忆装置、该记忆装置的一存储器控制器、以及该存储器控制器的一解码电路。
技术介绍
近年来由于存储器的技术不断地发展，各种可携式以及非可携式记忆装置(例如：符合SD/MMC、CF、MS、XD或UFS标准的记忆卡；又例如：固态硬盘(solidstatedrive,SSD)；又例如：符合UFS或EMMC标准的嵌入式(embedded)存储装置)被广泛地实施于诸多应用中。因此，在这些记忆装置中的存储器存取控制遂成为相当热门的议题。以常用的NAND型快闪存储器而言，其主要可包括单阶细胞(singlelevelcell,SLC)与多阶细胞(multiplelevelcell,MLC)两大类的快闪存储器。单阶细胞快闪存储器中的每个被当作记忆细胞(memorycell)的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。相较之下，多阶细胞快闪存储器中的每个被当作记忆细胞的晶体管的存储能力则被充分利用，其采用较高的电压来驱动，以通过不同位准的电压在一个晶体管中记录至少两比特(bit；也可称为“位”)的信息(诸如00、01、11、10)。理论上，多阶细胞快闪存储器的记录密度可以达到单阶细胞快闪存储器的记录密度的至少两倍，这对于曾经在发展过程中遇到瓶颈的NAND型快闪存储器的相关产业而言，是非常好的消息。相较于单阶细胞快闪存储器，由于多阶细胞快闪存储器的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞快闪存储器很快地成为市面上的记忆装置竞相采用的主流。然而，多阶细胞快闪存储器的不稳定性所导致的问题也一一浮现。为了确保在记忆装置中对快闪存储器的存取控制能符合相关规范，快闪存储器的控制器通常备有某些管理机制以妥善地管理数据存取。然而，具备上列管理机制的记忆装置仍有不足的地方。例如，在错误更正码(errorcorrectioncode,ECC)处理中的某种类型的编码/解码的期间，相关的矩阵乘法的计算需依靠预先计算的信息来避免编码/解码延迟，而该预先计算的信息会需要控制器集成电路的硬体架构中的某个容量的存储空间，其中该容量的存储空间可能非常庞大(例如针对具有庞大的码字长度的汉明码(Hammingcode)，该预先计算的信息诸如一个庞大的查找表在解码的期间可能是需要的)。然而，可能因此带来某些副作用。例如，由于控制器集成电路需要如不同记忆装置制造商所要求来支援各种错误更正码处理标准，控制器集成电路的内部存储空间可能被迫增加，造成相关成本的增加。因此，需要一种新颖的方法以及相关架构，以在没有副作用或较不会带来副作用的情况下改善记忆装置的效能。
技术实现思路
本专利技术的一目的在于提供一种使用借助于具有局部顺序信息的一奇偶校验(paritycheck)矩阵的数据保护的数据存取方法、以及相关设备(apparatus)诸如一记忆装置、该记忆装置的一存储器控制器、以及该存储器控制器的一解码电路，以解决上述问题。本专利技术的另一目的在于提供一种使用借助于具有局部顺序信息的一奇偶校验矩阵的数据保护的数据存取方法、以及相关设备诸如一记忆装置、该记忆装置的一存储器控制器、以及该存储器控制器的一解码电路，以最佳化该记忆装置的效能。本专利技术至少一实施例提供一种使用借助于具有局部顺序信息的一奇偶校验矩阵的数据保护的数据存取方法，其中该数据存取方法是可应用于(applicableto)一记忆装置的一存储器控制器。该记忆装置可包括该存储器控制器以及一非挥发性存储器(non-volatilememory,NVmemory)，而该非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。该数据存取方法可包括：响应于一读取请求，利用该存储器控制器开始自预定存储空间接收对应于该读取请求的受保护数据；利用该存储器控制器中的一解码电路产生该奇偶校验矩阵，其中该奇偶校验矩阵的一第一部分矩阵(part-onematrix)包括一第一特殊列(column)、一第二特殊列、以及具有分别和多个顺序数值(sequentialnumbers)相对应的多个顺序列的矩阵元素(sequentialcolumnsofmatrixelements)的多个子矩阵，该第一特殊列用该第一特殊列中的一第一部分的矩阵元素(firstportionofmatrixelements)来载有(carry)一第一预定值，以及该第二特殊列用该第二特殊列中的一第二部分的矩阵元素(secondportionofmatrixelements)来载有一第二预定值，其中该第一部分矩阵的最后两行(row)是分别载有两组预定比特的多个固定行，以及该第一部分的矩阵元素以及该第二部分的矩阵元素是在该奇偶校验矩阵的该第一部分矩阵的剩余的行；利用该解码电路依据一码字(codeword)进行基于该奇偶校验矩阵的症状(syndrome)计算以产生并输出用于该码字的一症状，其中该受保护数据包括一或多个码字的一读出版本，且该一或多个码字包括该码字；利用该解码电路依据该症状进行错误检测以产生并输出一解码结果信号，并且依据该症状进行错误位置解码以产生并输出一错误位置；利用该解码电路进行该码字的错误更正，以更正该码字的于该错误位置的一错误，以修复该码字；以及利用该存储器控制器依据自该受保护数据取得的该一或多个码字进行另外的处理。除了上列方法外，本专利技术亦提供一种记忆装置，且该记忆装置包括一非挥发性存储器以及一存储器控制器。该非挥发性存储器是用来存储信息，其中该非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。该存储器控制器是耦接至该非挥发性存储器，且该存储器控制器是用来控制该记忆装置的运作。另外，该存储器控制器包括一处理电路，且该处理电路是用来依据来自一主装置(hostdevice)的复数个主装置指令(hostcommand)控制该存储器控制器，以容许该主装置通过该存储器控制器存取该非挥发性存储器。该存储器控制器还包括耦接至该处理电路的一错误更正码(errorcorrectioncode,ECC)电路，且该错误更正码电路是用来进行错误更正码处理。该错误更正码电路包括一解码电路，且该解码电路是用来借助于具有局部顺序信息的一奇偶校验矩阵进行解码，以供在数据存取期间的数据保护。例如，响应于一读取请求，该存储器控制器开始自预定存储空间接收对应于该读取请求的受保护数据；该存储器控制器利用该解码电路产生该奇偶校验矩阵，其中该奇偶校验矩阵的一第一部分矩阵包括一第一特殊列、一第二特殊列、以及具有分别和多个顺序数值相对应的多个顺序列的矩阵元素的多个子矩阵，该第一特殊列用该第一特殊列中的一第一部分的矩阵元素来载有一第一预定值，以及该第二特殊列用该第二特殊列中的一第二部分的矩阵元素来载有一第二预定值，其中该第一部分矩阵的最后两本文档来自技高网...

【技术保护点】
1.一种使用借助于具有局部顺序信息的一奇偶校验矩阵的数据保护的数据存取方法，其特征在于，该数据存取方法是可应用于一记忆装置的一存储器控制器，该记忆装置包括该存储器控制器以及一非挥发性存储器，该非挥发性存储器包括至少一非挥发性存储器组件，该数据存取方法包括：/n响应于一读取请求，利用该存储器控制器开始自预定存储空间接收对应于该读取请求的受保护数据；/n利用该存储器控制器中的一解码电路产生该奇偶校验矩阵，其中该奇偶校验矩阵的一第一部分矩阵包括一第一特殊列、一第二特殊列、以及具有分别和多个顺序数值相对应的多个顺序列的矩阵元素的多个子矩阵，该第一特殊列用该第一特殊列中的一第一部分的矩阵元素来载有一第一预定值，以及该第二特殊列用该第二特殊列中的一第二部分的矩阵元素来载有一第二预定值，其中该第一部分矩阵的最后两行是分别载有两组预定比特的多个固定行，以及该第一部分的矩阵元素以及该第二部分的矩阵元素是在该奇偶校验矩阵的该第一部分矩阵的剩余的行；/n利用该解码电路依据一码字进行基于该奇偶校验矩阵的症状计算以产生并输出用于该码字的一症状，其中该受保护数据包括一或多个码字的一读出版本，且该一或多个码字包括该码字；/n利用该解码电路依据该症状进行错误检测以产生并输出一解码结果信号，并且依据该症状进行错误位置解码以产生并输出一错误位置；/n利用该解码电路进行该码字的错误更正，以更正该码字的于该错误位置的一错误，以修复该码字；以及/n利用该存储器控制器依据自该受保护数据取得的该一或多个码字进行另外的处理。/n...

【技术特征摘要】
20200102 US 16/732,3541.一种使用借助于具有局部顺序信息的一奇偶校验矩阵的数据保护的数据存取方法，其特征在于，该数据存取方法是可应用于一记忆装置的一存储器控制器，该记忆装置包括该存储器控制器以及一非挥发性存储器，该非挥发性存储器包括至少一非挥发性存储器组件，该数据存取方法包括：
响应于一读取请求，利用该存储器控制器开始自预定存储空间接收对应于该读取请求的受保护数据；
利用该存储器控制器中的一解码电路产生该奇偶校验矩阵，其中该奇偶校验矩阵的一第一部分矩阵包括一第一特殊列、一第二特殊列、以及具有分别和多个顺序数值相对应的多个顺序列的矩阵元素的多个子矩阵，该第一特殊列用该第一特殊列中的一第一部分的矩阵元素来载有一第一预定值，以及该第二特殊列用该第二特殊列中的一第二部分的矩阵元素来载有一第二预定值，其中该第一部分矩阵的最后两行是分别载有两组预定比特的多个固定行，以及该第一部分的矩阵元素以及该第二部分的矩阵元素是在该奇偶校验矩阵的该第一部分矩阵的剩余的行；
利用该解码电路依据一码字进行基于该奇偶校验矩阵的症状计算以产生并输出用于该码字的一症状，其中该受保护数据包括一或多个码字的一读出版本，且该一或多个码字包括该码字；
利用该解码电路依据该症状进行错误检测以产生并输出一解码结果信号，并且依据该症状进行错误位置解码以产生并输出一错误位置；
利用该解码电路进行该码字的错误更正，以更正该码字的于该错误位置的一错误，以修复该码字；以及
利用该存储器控制器依据自该受保护数据取得的该一或多个码字进行另外的处理。


2.如权利要求1所述的数据存取方法，其特征在于，该第一部分矩阵的该多个子矩阵中的一者包括于该第一特殊列中的该第一部分的矩阵元素旁边的紧接位置的一第一组顺序列，以及该第一部分矩阵的该多个子矩阵中的另一者包括于该第一特殊列中的该第二部分的矩阵元素旁边的紧接位置的一第二组顺序列。


3.如权利要求2所述的数据存取方法，其特征在于，该第一部分矩阵的该多个子矩阵中的又一者包括一第三组顺序列。


4.如权利要求1所述的数据存取方法，其特征在于，该奇偶校验矩阵中的每一矩阵元素指出一比特的信息；以及针对一正整数p，该第一部分矩阵的该多个子矩阵中的一者包括于该第一特殊列的(p+2)个比特中的上方p个比特旁边的紧接位置的一第一组顺序列，以及该第一部分矩阵的该多个子矩阵中的另一者包括于该第二特殊列的(p+2)个比特中的上方p个比特旁边的紧接位置的一第二组顺序列。


5.如权利要求4所述的数据存取方法，其特征在于，该第一部分矩阵的该多个子矩阵中的所述一者是一第一px(2p-1)矩阵，而该第一组顺序列分别载有多个顺序值{1,2,3,…,(2p-1)}；以及该第一部分矩阵的该多个子矩阵中的所述另一者是一第二px(2p-1)矩阵，而该第二组顺序列分别载有多个顺序值{1,2,3,…,(2p-1)}。


6.如权利要求1所述的数据存取方法，其特征在于，该第一部分矩阵的该多个子矩阵中的每一者包括分别载有多个顺序值的一组顺序列；以及在该组顺序列中的每一列中，一最上方矩阵元素以及一最下方矩阵元素分别代表该组顺序列载有的该多个顺序值中的一者的二进制形式的一最低有效比特以及一最高有效比特。


7.如权利要求1所述的数据存取方法，其特征在于，该奇偶校验矩阵中的每一矩阵元素指出一比特的信息；针对正整数p以及q，于该第一特殊列的(p+2)个比特中的上方p个比特代表q的二进制形式，而于该第二特殊列的(p+2)个比特中的上方p个比特代表(q+1)的二进制形式，其中q≤2p–2；以及该第一特殊列是该第一部分矩阵的前2p个列的一起始列，该第二特殊列是该第一部分矩阵的后续2p个列的一起始列，而该第一部分矩阵的剩余的列是该第一部分矩阵的于所述后续2p个列旁边的紧接位置的后续q个列。


8.如权利要求7所述的数据存取方法，其特征在于，该奇偶校验矩阵的一第二部分矩阵包括于所述后续q个列旁边的紧接位置的(p+2)个列。


9.如权利要求8所述的数据存取方法，其特征在于，该第二部分矩阵是单位矩阵。


10.如权利要求1所述的数据存取方法，其特征在于，该奇偶校验矩阵的一第二部分矩阵是单位矩阵。


11.如权利要求1所述的数据存取方法，其特征在于，于该第一部分矩阵的该多个子矩阵中的任一者，载有多个顺序值的一组顺序列是在错误更正码处理的期间被依序地产生，而不是在该错误更正码处理之前被预先存储在该解码电路中，从而节省该存储器控制器中的用来存储针对该错误更正码处理的预先计算的信息的内部存储空间。


12.如权利要求1所述的数据存取方法，其特征在于，该第一特殊列、该第二特殊列、及该多个固定行是被安排成使该奇偶校验矩阵中的任两列彼此相异，并且使该奇偶校验矩阵中的每一列为非零，从而避免该存储器控制器的故障。


13.如权利要求1所述的数据存取方法，其特征在于，还包括：
响应于一写入请求，利用该存储器控制器中的一编码电路依据该奇偶校验矩阵产生该受保护数据并且将该受保护数据写入该预定存储空间，其中该写入请求是该读取请求之前的请求。


14.一种记忆装置，其特征在于，包括：
一非挥发性存储器，用来存储信息，其中该非挥发性存储器包括至少一非挥发性存储器组件；以及
一存储器控制器，耦接至该非挥发性存储器，用来控制该记忆装置的运作，其中该存储器控制器包括：
一处理电路，用来依据来自一主装置的复数个主装置指令控制该存储器控制器，以容许该主装置通过该存储器控制器存取该非挥发性存储器；以及
一错误更正码电路，耦接至该处理电路，用来进行错误更正码处理，...

【专利技术属性】
技术研发人员：杨宗杰，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71