物理不可克隆函数生成器及其电路和方法技术

本发明专利技术的实施例涉及一种PUF生成器，包括具有第一晶体管和第二晶体管的差值生成器电路，第一晶体管和第二晶体管具有第一预定VT。差值生成器电路被配置为提供第一输出信号，以基于第一晶体管和第二晶体管的相应接通时间而产生PUF签名。放大器包括具有第二预定VT的多个晶体管。放大器被配置为接收第一输出信号并输出PUF签名。本发明专利技术的实施例还涉及物理不可克隆函数生成器的电路和方法。可克隆函数生成器的电路和方法。可克隆函数生成器的电路和方法。

【技术实现步骤摘要】
物理不可克隆函数生成器及其电路和方法


[0001]本专利技术的实施例涉及物理不可克隆函数生成器及其电路和方法。

技术介绍

[0002]随着对计算机系统和因特网的依赖在诸如个人通信、购物、银行业务、商业等许多领域的增加，对改进的计算机安全性的需求也在增加。可以采用许多包括密码术的安全措施。物理不可克隆函数(PUF)是在物理结构中体现的物理对象，可用于产生输出。输出易于评估，但输出很难或几乎不可能预测。PUF可以用作安全计算和通信中的唯一标识或密钥。
[0003]即使假定生产PUF设备的制造过程是精确的，单个PUF设备也必须容易制造但实际上不可能复制。在这方面，它是单向函数的硬件模拟。PUF通常在集成电路中实现，并且通常用在具有高安全性要求的应用中。

技术实现思路

[0004]根据本专利技术实施例的一个方面，提供了一种物理不可克隆函数生成器，包括：差值生成器电路，包括具有第一预定阈值电压的第一晶体管和第二晶体管，差值生成器电路被配置为提供第一输出信号，以基于第一晶体管和第二晶体管的相应导通时间来生成物理不可克隆函数签名；以及放大器，包括具有第二预定阈值电压的多个晶体管，放大器被配置为接收第一输出信号并输出物理不可克隆函数签名。
[0005]根据本专利技术实施例的另一个方面，提供了一种物理不可克隆函数生成器的电路，包括：第一和第二PMOS晶体管，具有连接在电源端与相应的第一输出端和第二输出端之间的第一预定电压阈值；第一和第二NMOS晶体管，具有分别连接在第一输出端和第二输出端与接地端之间的第二预定阈值电压；并且其中，第一PMOS晶体管和第二PMOS晶体管以及第一NMOS晶体管和第二NMOS晶体管被配置为基于第一NMOS晶体管和第二NMOS晶体管和/或第一PMOS晶体管和第二PMOS晶体管的导通时间在相应的第一输出端和第二输出端处生成互补的物理不可克隆函数位。
[0006]根据本专利技术实施例的又一个方面，提供了一种生成物理不可克隆函数签名的方法，包括：确定具有第一预定电压阈值的第一晶体管与第二晶体管之间在导通时间上的差值；基于所确定的差值输出用于生成物理不可克隆函数签名的第一信号；通过包括具有第二预定阈值电压的晶体管的放大器放大第一信号；以及基于放大的第一信号输出物理不可克隆函数签名。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1是示出根据一些实施例的物理不可克隆函数(PUF)生成器的实例方面的框图。
[0009]图2是示出根据一些实施例的PUF生成器的实例的电路图。
[0010]图3是示出根据一些实施例的PUF生成器的另一实例的电路图。
[0011]图4是示出根据一些实施例的PUF生成器的进一步实例的电路图。
[0012]图5是示出根据一些实施例的生成PUF签名的方法的实例的过程流程图。
具体实施方式
[0013]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0014]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0015]如上所述，物理不可克隆函数(PUF)是体现在物理结构中的物理对象，其可以用于产生易于评估但几乎不可能预测的输出。集成电路(IC)器件通常包括在由诸如硅的半导体材料形成的半导体衬底或“芯片”上形成的电子电路。IC器件的元件通过光刻工艺形成于基板上，而非一次建构一个项目。在衬底上形成的电子器件通过导体或导线互连，导体或导线也通过光刻工艺形成在衬底上。尽管是大量生产的，但由于物理随机性，即使采用相同的制造工艺材料，每一IC器件也是唯一的。这种固有变化可被提取并用作其独特的鉴定，如同DNA对人的鉴定。根据本文公开的实施例，这种变化用于创建用作PUF的唯一IC器件签名，这是因为它是唯一的、特定器件固有的、不可复制的(不能被模仿或复制)、可重复的等等。
[0016]一些通用的PUF方法包括基于延迟链的PUF和基于存储器的PUF。基于延迟链的PUF将变化转换为延迟变化。利用由逻辑门制成的一组延迟链，并且由于每个链的元件的静态变化，每个链将具有不同的延迟。通过对各种延迟进行采样，可以产生签名。然而，基于延迟链的PUF通常尺寸较大且可能不可靠，这是因为温度可能会影响路径的延迟时间，从而导致不正确的签名结果。
[0017]基于存储器的PUF将器件在双稳态元件中的变化转换为产生1或0值。基于存储器的PUF的一种实例类型是SRAM PUF。这些PUF利用存储器单元的小变化来产生签名。例如，一种类型的SRAM PUF从单元的启动状态获得其签名。这种类型的PUF非常类似于SRAM单元阵列。这些单元通过虚拟电源被加电和断电。由于每个单元包括强度可变的交叉耦合的反相器对，因此当单元被上电时，它将呈现取决于交叉耦合的反相器的特性的随机值。每个单元的状态随后通过读出放大器和IO的正常SRAM阵列通道读取。PUF的性能可通过利用具有各种电压阈值(VT)的器件来增强。通常，电压阈值场效应晶体管(FET)是在源极和漏极端之间产生导电路径所需的最小栅极
‑
源极电压(VGS)。
[0018]图1是示出物理不可克隆函数(PUF)生成器装置100的实例方面的框图。PUF生成器装置100包括PUF生成器102、被配置为接收控制输入信号的控制输入端104以及被配置为输出PUF签名的PUF签名输出端106。控制输入信号可以包括例如时钟信号、存储器地址类型信号和复位信号。所示的PUF生成器102包括：差值生成器108，其被配置为确定制造工艺中固有的变化，并将这些变化转换为表示电特性差异(例如电压差、电流差等)的电信号；以及放大器110，其被配置为放大由差值生成器108产生的电信号，并将该差值转换为确定性的但是随机的1和0的位向量中的一个位向量。在一些示例中，差值生成器108和放大器110被组合，这意味着单个结构可以执行两种功能。例如，SRA本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种物理不可克隆函数生成器，包括：差值生成器电路，包括具有第一预定阈值电压的第一晶体管和第二晶体管，所述差值生成器电路被配置为提供第一输出信号，以基于所述第一晶体管和所述第二晶体管的相应导通时间来生成物理不可克隆函数签名；以及放大器，包括具有第二预定阈值电压的多个晶体管，所述放大器被配置为接收所述第一输出信号并输出所述物理不可克隆函数签名。2.根据权利要求1所述的物理不可克隆函数生成器，其中，所述第一预定阈值电压高于所述第二预定阈值电压。3.根据权利要求1所述的物理不可克隆函数生成器，其中，所述第一预定阈值电压是高阈值电压。4.根据权利要求1所述的物理不可克隆函数生成器，其中，所述第二预定阈值电压是低阈值电压。5.根据权利要求1所述的物理不可克隆函数生成器，进一步包括多个所述差值生成器电路，其中，所述放大器被配置为接收所述多个差值生成器电路中的每个的所述第一输出信号。6.根据权利要求5所述的物理不可克隆函数生成器，进一步包括多个所述放大器，其中，所述放大器中的每个被配置为输出所述物理不可克隆函数签名的相应位。7.根据权利要求1所述的物理不可克隆函数生成器，进一步包括多个所述差值生成器电路和多个所述放大器，其中，所述差值生成器电路中的每个被耦合到所述放大器中的一个相应放...

【专利技术属性】
技术研发人员：吕士濂，蔡睿哲，李承恩，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：