石墨烯器件与GaN器件异质集成结构及制备方法技术

本发明专利技术提供一种石墨烯器件与GaN器件异质集成结构及制备方法，可以在GaN基单片上同时集成P型石墨烯器件和N型GaN器件，以替代传统的Si

【技术实现步骤摘要】
石墨烯器件与GaN器件异质集成结构及制备方法


[0001]本专利技术属于半导体
，涉及一种石墨烯器件与GaN器件异质集成结构及制备方法。

技术介绍

[0002]随着半导体技术的发展，更小、集成度更高的芯片受到越来越大的重视，其中，单片集成各种功能器件，以使整个封装模块做到体积更小、性能更高、节约后道工艺成本越来越受到人们的关注。
[0003]作为第三代半导体材料的代表，氮化镓(GaN)具有如高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等许多优良的特性，因此，基于GaN的第三代半导体器件，如高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。
[0004]GaN作为第三代半导体材料，其在频率、耐压方面的性能超过Si技术，但目前尚无采用GaN基的可替代Si
‑
CMOS的技术。
[0005]因此，提供一种石墨烯器件与GaN器件异质集成结构及制备方法，实属必要。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种石墨烯器件与GaN器件异质集成结构及制备方法，用于解决现有技术中尚无采用GaN基替代Si
‑
CMOS的技术的问题。
[0007]为实现上述目的及其他相关目的，本专利技术提供一种石墨烯器件与GaN器件异质集成结构的制备方法，包括以下步骤：
[0008]提供外延叠层，所述外延叠层包括自下而上堆叠设置的GaN沟道层及AlGaN势垒层；
[0009]于所述外延叠层上形成第一Al2O3层；
[0010]采用光刻法定义GaN器件区，并去除位于所述GaN器件区中的所述第一Al2O3层，显露所述外延叠层；
[0011]采用薄膜转移技术，形成石墨烯层，所述石墨烯层包括覆盖所述第一Al2O3层的第一石墨烯层及覆盖所述外延叠层的第二石墨烯层；
[0012]形成第二Al2O3层，所述第二Al2O3层覆盖所述石墨烯层及显露的所述第一Al2O3层的侧壁；
[0013]采用光刻法，分别定义所述GaN器件与所述石墨烯器件的源区及漏区，并去除所述源区及漏区所对应的所述第二Al2O3层，形成分别对应于所述GaN器件与所述石墨烯器件的源极及漏极，且所述源极及漏极均与对应的所述石墨烯层相接触；
[0014]采用光刻法，分别定义所述GaN器件与所述石墨烯器件的栅区，形成分别对应于所述GaN器件与所述石墨烯器件的栅极，且所述栅极位于所述第二Al2O3层上。
[0015]可选地，形成的所述第一Al2O3层的厚度为50nm～1μm；所述GaN器件与所述石墨烯器件在水平方向上通过所述第一Al2O3层隔离。
[0016]可选地，所述第二Al2O3层的厚度为10nm～100nm；所述GaN器件与所述石墨烯器件在垂直方向上通过所述第二Al2O3层隔离。
[0017]可选地，所述第一石墨烯层包括1～10层原子层；所述第二石墨烯层包括1～10层原子层。
[0018]可选地，在同一步骤中形成对应于所述GaN器件与所述石墨烯器件的源极及漏极；在同一步骤中形成对应于所述GaN器件与所述石墨烯器件的栅极。
[0019]可选地，形成所述第一Al2O3层的步骤包括：
[0020]先通入臭氧进行表面清洁，且形成Ga
‑
O薄膜氧化物；
[0021]通入Al气源，并持续通入臭氧，以制备所述第一Al2O3层。
[0022]可选地，形成所述第二Al2O3层的步骤包括：
[0023]先通入臭氧进行预处理，以钝化所述石墨烯层表面的缺陷；
[0024]再通入Al气源，并持续通入臭氧，以制备所述第二Al2O3层。
[0025]可选地，去除位于所述GaN器件区中的所述第一Al2O3层的方法包括BOE湿法刻蚀。
[0026]本专利技术还提供一种石墨烯器件与GaN器件异质集成结构，所述异质集成结构包括：
[0027]外延叠层，所述外延叠层包括自下而上堆叠设置的GaN沟道层及AlGaN势垒层；
[0028]石墨烯器件，所述石墨烯器件位于所述外延叠层上，包括，
[0029]第一Al2O3层，所述第一Al2O3层位于所述外延叠层上；
[0030]第一石墨烯层，所述第一石墨烯层位于所述第一Al2O3层上，且覆盖所述第一Al2O3层；
[0031]GaN器件，所述GaN器件位于所述外延叠层上，包括，
[0032]第二石墨烯层，所述第二石墨烯层位于所述外延叠层上，且覆盖所述外延叠层；以及
[0033]第二Al2O3层，所述第二A
l2
O3层覆盖所述第一石墨烯层、第二石墨烯层及显露的所述第一Al2O3层的侧壁；
[0034]分别对应于所述GaN器件与所述石墨烯器件的源极及漏极，且所述源极及漏极贯穿所述第二Al2O3层；
[0035]分别对应于所述GaN器件与所述石墨烯器件的栅极，且所述栅极位于所述第二Al2O3层上。
[0036]可选地，所述第一Al2O3层的厚度为50nm～1μm；所述GaN器件与所述石墨烯器件在水平方向上通过所述第一Al2O3层隔离；所述第二Al2O3层的厚度为10nm～100nm；所述GaN器件与所述石墨烯器件在垂直方向上通过所述第二Al2O3层隔离；所述第一石墨烯层包括1～10层原子层；所述第二石墨烯层包括1～10层原子层。
[0037]如上所述，本专利技术的石墨烯器件与GaN器件异质集成结构及制备方法，可以在GaN基单片上同时集成P型石墨烯器件和N型GaN器件，以替代传统的Si
‑
CMOS；插入在AlGaN势垒层和第二Al2O3层之间的第二石墨烯层可提高GaN器件的散热，同时可降低欧姆接触电阻，以总体提升GaN器件性能；第一Al2O3层作为石墨烯器件的隔离埋氧层，第二Al2O3层则作为石墨烯器件与GaN器件的栅氧介质层，且通过所述第一Al2O3层及第二Al2O3层可直接作为石墨
烯器件与GaN器件的隔离侧墙，以减少制备工艺，降低成本，提高器件质量。
附图说明
[0038]图1显示为本专利技术实施例中制备石墨烯器件与GaN器件异质集成结构的工艺流程示意图。
[0039]图2显示为本专利技术实施例中形成第一Al2O3层后的结构示意图。
[0040]图3显示为本专利技术实施例中去除位于GaN器件区中的第一Al2O3层后的结构示意图。
[0041]图4显示为本专利技术实施例中形成第一石墨烯层及第二石墨烯层后的结构示意图。
[0042]图5显示为本专利技术实施例中形成第二Al2O3层后的结构示意图。
[0043]图6显示为本专利技术实施例中分别形成对应于GaN器件与石墨烯器件的源极及漏极后的结构示意图。
[0044]图7显示为本专利技术实施例中分别形成对应于GaN器件与石墨烯器件的栅极后的结构示意图。...

【技术保护点】

【技术特征摘要】
1.一种石墨烯器件与GaN器件异质集成结构的制备方法，其特征在于，包括以下步骤：提供外延叠层，所述外延叠层包括自下而上堆叠设置的GaN沟道层及AlGaN势垒层；于所述外延叠层上形成第一Al2O3层；采用光刻法定义GaN器件区，并去除位于所述GaN器件区中的所述第一Al2O3层，显露所述外延叠层；采用薄膜转移技术，形成石墨烯层，所述石墨烯层包括覆盖所述第一Al2O3层的第一石墨烯层及覆盖所述外延叠层的第二石墨烯层；形成第二Al2O3层，所述第二Al2O3层覆盖所述石墨烯层及显露的所述第一Al2O3层的侧壁；采用光刻法，分别定义所述GaN器件与所述石墨烯器件的源区及漏区，并去除所述源区及漏区所对应的所述第二Al2O3层，形成分别对应于所述GaN器件与所述石墨烯器件的源极及漏极，且所述源极及漏极均与对应的所述石墨烯层相接触；采用光刻法，分别定义所述GaN器件与所述石墨烯器件的栅区，形成分别对应于所述GaN器件与所述石墨烯器件的栅极，且所述栅极位于所述第二Al2O3层上。2.根据权利要求1所述的制备方法，其特征在于：形成的所述第一Al2O3层的厚度为50nm～1μm；所述GaN器件与所述石墨烯器件在水平方向上通过所述第一Al2O3层隔离。3.根据权利要求1所述的制备方法，其特征在于：所述第二Al2O3层的厚度为10nm～100nm；所述GaN器件与所述石墨烯器件在垂直方向上通过所述第二Al2O3层隔离。4.根据权利要求1所述的制备方法，其特征在于：所述第一石墨烯层包括1～10层原子层；所述第二石墨烯层包括1～10层原子层。5.根据权利要求1所述的制备方法，其特征在于：在同一步骤中形成对应于所述GaN器件与所述石墨烯器件的源极及漏极；在同一步骤中形成对应于所述GaN器件与所述石墨烯器件的栅极。6.根据权利要求1所述的制备方法，其特征在于，形成所述第一Al2O3层的步骤包括：先通入臭氧进行表面清洁，...

【专利技术属性】
技术研发人员：蔡泉福，魏婷婷，左亚丽，朱伟超，马飞，
申请(专利权)人：浙江集迈科微电子有限公司，
类型：发明
国别省市：