一种晶振控制电路及电子设备制造技术

本发明专利技术实施例提供一种晶振控制电路及电子设备，用以在无线通讯中同时满足RF时钟高精度和RTC时钟低功耗的要求。所述电路包括依次连接的晶振驱动模块、晶振、电容阵列模块、电容阵列控制模块和频率输出模块，晶振驱动模块还分别连接电容阵列控制模块和频率输出模块，其中，晶振驱动模块用于为晶振提供驱动能量，并将晶振产生的第一时钟信号输出至频率输出模块和电容阵列控制模块；电容阵列模块用于改变晶振的负载电容，调节晶振的输出频率和功耗；电容阵列控制模块用于在第一时钟信号的控制下生成控制信号；频率输出模块用于对第一时钟信号进行频率补偿和/或分频处理，输出满足预设频率精度要求的第二时钟信号。设频率精度要求的第二时钟信号。设频率精度要求的第二时钟信号。

【技术实现步骤摘要】
一种晶振控制电路及电子设备


[0001]本专利技术涉及集成电路设计领域，尤其涉及一种晶振控制电路及电子设备。

技术介绍

[0002]无线通讯节点是万物互联的基础构成单元，这些节点可以采用不同的技术来实现，其中，射频通讯技术作为主流技术，有着严格的控制协议，并且协议规定的统一时隙对于永远在线的实时系统尤为关键。
[0003]如图1所示，以蓝牙低功耗(Bluetooth Low Energy，BLE)传输为例，BLE网络中的节点，大部分时间系统处于休眠状态下，但是它会严格按照组网后的协定，在准确的时间唤醒自己，进行精准同步的射频通讯。图1中BLE的连接事件被多个连接间隔分开，设备在建立连接后的大部分时间中，都处于睡眠状态，这种情况下的功耗可低至1微安(μA)，而在连接事件中，功耗最高可达十几毫安。在连接事件中，射频(Radio Frequency，RF)通讯要求节点之间的频偏极小，为了保证信号的品质，通常通讯芯片会将频偏校准至
±
10ppm(parts per million，百万分比浓度)。在睡眠状态时，时钟芯片(RealTime Clock，RTC)的睡眠时钟精准度要求相对较低，但由于RTC时钟精度会影响窗口展宽时间，太差的时钟精度会导致提前唤醒，不利于低功耗应用，因此在低功耗应用中，RTC也需要较高的时钟精度，一般只有石英晶振才能够满足要求。
[0004]现有技术中，有以下两种方案来进行无线通讯，一种方案是在RF通讯时应用一个高频晶振，而休眠状态下则需要一个低频晶振来满足RTC的低功耗需求。但对于一些穿戴式无线节点，这种方案无法同时满足低功耗、低成本、小尺寸的要求。另一种方案是保留外部高频晶振，为射频系统提供高品质的参考源，而低频晶振由内部RC振荡器或环形振荡器替代。这种方案虽然兼顾了成本和功耗，但内部振荡器容易受到电源电压、温度等的影响，导致频率不稳定，即便在有校准的情况下，其频率精度通常也只能达到500ppm的级别，达不到高精度RTC时钟的要求。
[0005]综上所述，现有技术中无法同时满足RF时钟高精度和RTC时钟低功耗的要求。

技术实现思路

[0006]本专利技术实施例提供一种晶振控制电路及电子设备，用以在无线通讯中同时满足RF时钟高精度和RTC时钟低功耗的要求。
[0007]第一方面，本专利技术实施例提供一种晶振控制电路，包括：依次连接的晶振驱动模块、晶振、电容阵列模块、电容阵列控制模块和频率输出模块，晶振驱动模块还分别连接电容阵列控制模块和频率输出模块，其中，
[0008]晶振驱动模块，用于为晶振提供驱动能量，并将晶振产生的第一时钟信号输出至频率输出模块和电容阵列控制模块；
[0009]电容阵列模块，用于在电容阵列控制模块发送的控制信号的控制下，改变晶振的负载电容，调节晶振的输出频率和功耗；
[0010]电容阵列控制模块，用于在第一时钟信号的控制下，生成控制信号，控制信号用于调节电容阵列模块的电容值；
[0011]频率输出模块，用于基于电容阵列控制模块输出的频率控制信号，对第一时钟信号进行频率补偿和/或分频处理，输出满足预设频率精度要求的第二时钟信号。
[0012]本专利技术实施例提供的晶振控制电路，由五个部分组成，分别是晶振驱动模块、晶振、电容阵列模块、电容阵列控制模块和频率输出模块。其中，晶振驱动模块，与晶振连接，用于为晶振提供驱动能量，使晶振维持可靠的压电振荡特性，输出相应的振荡波形；电容阵列模块，与晶振连接，用于在电容阵列控制模块发送的控制信号的控制下，改变晶振的负载电容，调节晶振的输出频率和功耗；电容阵列控制模块，与电容阵列模块连接，用于在第一时钟信号的控制下，生成控制信号，控制信号用于调节电容阵列模块的电容值，从而平滑控制晶振的输出频率和功耗；频率输出模块，与晶振驱动模块连接，用于基于电容阵列控制模块输出的频率控制信号，对第一时钟信号进行频率补偿和/或分频处理，输出满足预设频率精度要求的第二时钟信号。与现有技术相比，在无线通讯的过程中兼顾了晶振控制电路的成本和稳定性，能够同时满足RF时钟高精度和RTC时钟低功耗的要求。
[0013]在一种可能的实施方式中，晶振为单个外部高频晶振，晶振驱动模块、电容阵列模块、电容阵列控制模块和频率输出模块均设置于芯片内部。
[0014]在一种可能的实施方式中，电容阵列模块包括：多个电容组件以及连接在每个电容组件与地线之间的开关组件，其中，每个开关组件根据电容阵列控制模块发送的控制信号进行开关动作，以控制与每个开关组件相连接的电容组件是否接入电容阵列模块。
[0015]在一种可能的实施方式中，电容阵列模块中对电容阵列模块的电容值的调节量大于预设阈值的电容组件采用电容温度计编码的方式。
[0016]在一种可能的实施方式中，电容阵列模块中对电容阵列模块的电容值的调节量小于或等于预设阈值的电容组件采用二进制编码的方式。
[0017]在一种可能的实施方式中，电容阵列控制模块包括：依次连接的双路选择器、数字比较器和双向计数器，其中，
[0018]双路选择器，用于依据预先设置的休眠时序信号的控制，在接收到的射频编码信号或时钟编码信号中选择一路信号输出至数字比较器；
[0019]数字比较器，用于将双路选择器的输出信号与电容阵列控制模块输出的控制信号进行比较，输出用于对控制信号进行调节的调节信号；
[0020]双向计数器，用于在经过预设处理的第一时钟信号的控制下，对数字比较器输出的调节信号进行计数，并根据计数结果对控制信号进行调节。
[0021]在一种可能的实施方式中，双向计数器的预设处理包括以下一种或多种：分频处理、延时处理。
[0022]在一种可能的实施方式中，频率输出模块，包括：高频脉冲吞噬模块、第一分频器和第二分频器，高频脉冲吞噬模块的输出经第一分频器生成反馈时钟信号，反馈时钟信号经过第二分频器反馈至高频脉冲吞噬模块，当反馈时钟信号满足预设频率精度要求时作为第二时钟信号输出，其中，
[0023]高频脉冲吞噬模块，用于基于电容阵列控制模块输出的频率控制信号，每隔目标周期吞噬接收到的第一时钟信号中预设数量个高频时钟周期，目标周期为第一分频器和第
二分频器的分频参数之积，其中预设数量是根据所述频率控制信号确定的。
[0024]在一种可能的实施方式中，第一分频器为整数分频器，第二分频器为小数分频器。
[0025]在一种可能的实施方式中，晶振采用以下结构中的任意一种：反向器结构、单端结构。
[0026]在一种可能的实施方式中，单端结构为带有震荡幅度控制模块的单端结构。
[0027]第二方面，本专利技术实施例提供一种电子设备，包括本专利技术实施例第一方面中任一项的晶振控制电路。
附图说明
[0028]通过参考附图阅读下文的详细描述，本专利技术示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本专利技术的若干实施方式，其中：
[0029]图1为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶振控制电路，其特征在于，包括：依次连接的晶振驱动模块、晶振、电容阵列模块、电容阵列控制模块和频率输出模块，所述晶振驱动模块还分别连接所述电容阵列控制模块和所述频率输出模块，其中，所述晶振驱动模块，用于为所述晶振提供驱动能量，并将所述晶振产生的第一时钟信号输出至所述频率输出模块和所述电容阵列控制模块；所述电容阵列模块，用于在所述电容阵列控制模块发送的控制信号的控制下，改变所述晶振的负载电容，调节所述晶振的输出频率和功耗；所述电容阵列控制模块，用于在所述第一时钟信号的控制下，生成控制信号，所述控制信号用于调节所述电容阵列模块的电容值；所述频率输出模块，用于基于所述电容阵列控制模块输出的频率控制信号，对所述第一时钟信号进行频率补偿和/或分频处理，输出满足预设频率精度要求的第二时钟信号。2.根据权利要求1所述的电路，其特征在于，所述晶振为单个外部高频晶振，所述晶振驱动模块、所述电容阵列模块、所述电容阵列控制模块和所述频率输出模块均设置于芯片内部。3.根据权利要求1所述的电路，其特征在于，所述电容阵列模块，包括：多个电容组件以及连接在每个电容组件与地线之间的开关组件，其中，每个开关组件根据所述电容阵列控制模块发送的控制信号进行开关动作，以控制与所述每个开关组件相连接的电容组件是否接入所述电容阵列模块。4.根据权利要求1所述的电路，其特征在于，所述电容阵列模块中，对所述电容阵列模块的电容值的调节量大于预设阈值的电容组件采用电容温度计编码的方式。5.根据权利要求4所述的电路，其特征在于，所述电容阵列模块中，对所述电容阵列模块的电容值的调节量小于或等于所述预设阈值的电容组件采用二进制编码的方式。6.根据权利要求1所述的电路，其特征在于，所述电容阵列控制模块，包括：依次...

【专利技术属性】
技术研发人员：熊江，胡家杰，
申请(专利权)人：炬芯科技股份有限公司，
类型：发明
国别省市：