一种半导体器件的制造方法、半导体器件和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件的制造方法、半导体器件和电子装置。所述方法包括：步骤S1，提供半导体衬底，在所述半导体衬底上形成有浮栅结构，所述浮栅结构包括浮栅层，并且所述浮栅结构中包含有露出部分所述半导体衬底的间隔区域；步骤S2，在所述半导体衬底表面形成介质层，其中，所述介质层覆盖所述半导体衬底和所述浮栅层的侧壁；步骤S3，在所述半导体衬底表面沉积控制栅材料层，以覆盖所述介质层和所述浮栅结构；步骤S4，图案化所述控制栅材料层以形成控制栅结构，所述控制栅结构部分覆盖所述浮栅层的侧壁上的所述介质层。根据本发明专利技术，实现了闪存器件与PIP电容器的制造工艺的集成，变上下结构的PIP电容器为左右结构。变上下结构的PIP电容器为左右结构。变上下结构的PIP电容器为左右结构。

【技术实现步骤摘要】
一种半导体器件的制造方法、半导体器件和电子装置


[0001]本专利技术涉及电机
，具体而言涉及一种半导体器件的制造方法、 半导体器件和电子装置。

技术介绍

[0002]快闪存储器分为两种类型：堆叠栅(stack gate)器件和分离栅(split gate) 器件。堆叠栅器件具有浮栅和控制栅，其中，控制栅位于浮栅上方，制造堆 叠栅器件的方法比制造分离栅器件的方法简单，然而堆叠栅器件存在过擦除 问题。与堆叠栅器件不同的是，分离栅器件在浮栅的一侧形成作为擦除栅极 的字线，字线作为控制栅，在擦写性能上，分离栅器件有效地避免了堆叠栅 器件的过擦除问题，电路设计相对简单。而且，分离栅器件利用源端热电子 注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、 SIM卡、微控制器、手机等电子产品中。
[0003]在快闪存储器中，PIP电容广泛用于防止噪音和模拟器件的频率调制。然 而，由于分离栅器件与堆叠栅器件结构的差异，在分离栅器件工艺中需要增 加工艺步骤集成PIP电容器。如图1A-1E示出了在堆叠栅器件工艺中形成闪 存单元和PIP本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体衬底；位于半导体衬底上的浮栅结构，所述浮栅结构包括浮栅层，并且所述浮栅结构中包含有露出部分所述半导体衬底的间隔区域；覆盖所述半导体衬底和所述浮栅层的侧壁的介质层；部分覆盖所述浮栅层的侧壁上的所述介质层的控制栅结构；其中，所述浮栅层、所述控制栅结构以及位于所述浮栅层侧壁上的所述浮栅层与所述控制栅结构之间的所述介质层构成PIP电容器。2.根据权利要求1所述的半导体器件，其特征在于，所述介质层包括隧穿氧化层。3.根据权利要求1所述的半导体器件，其特征在于，所述半导体衬底包括闪存器件区域和PIP电容器区域。4.根据权利要求1所述的半导体器件，其特征在于，所述间隔区域设置为沿着第一方向并列设置的条状。5.根据权利要求4所述的半导体器件，其特征在于，位于所述PIP电容器区域的所述浮栅结构包括沿着第一方向并列设置的至少两个条状栅极，所述条状栅极之间设置有所述间隔区域。6.根据权利要求4所述的半导体器件，其特征在于，位于所述PIP电容器区域的所述浮栅结构设置为块状栅极，所述块状栅极中包含有沿着第一方向并列设置的多个所述间隔区域，所述间隔区域呈条状。7.根据权利要求4所述的半导体器件，其特征在于，所述控制栅结构层沿着所述第一方向覆盖所述浮栅结构，并露出部分所述半导体衬底。8.根据权利要求1或4所述的半导体器件，其特征在于，还包括接触孔，所述接触孔将所述浮栅层、所述...

【专利技术属性】
技术研发人员：张松，梁志彬，李小红，金炎，王德进，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：