一种实时信号处理的高速ＵＳＢ通讯接口装置，其特征在于它包括：ＵＳＢ２．０控制器（１），串口ＥＥＰＲＯＭ存储器电路（２），ＦＰＧＡ可编程逻辑电路（３），ＵＳＢ通讯接口插座（４），电压变换电路（５）；ＵＳＢ２．０控制器（１）经引出线分别与串口ＥＥＰＲＯＭ存储器电路（２），ＦＰＧＡ的可编程逻辑电路（３），ＵＳＢ通讯接口插座（４），电压变换电路（５）连接；ＵＳＢ通讯接口插座（４）经ＵＳＢ传输电缆连接至上位机ＰＣ机。（*该技术在2013年保护过期，可自由使用*）
【技术实现步骤摘要】
实时信号处理的高速USB通讯接口装置所属
本技术涉及有线传输系统，尤其涉及一种实时信号处理的高速USB通讯接口装置。
技术介绍
在我国目前的信号处理系统中，大多采用如下结构：下位机只负责数据采集和信号预处理并将数据通过某种接口(串行口、并行口等)传送到上位机的功能，信号处理任务(如谱处理、数字滤波、相关分析等)、应用、数据保存与显示等都由上位机(一般是PC)来完成，这样的通讯接口数据传输率不高，而且实时性很差。另外，仪器所使用的程序代码一般须事先固化烧制在芯片内，在仪器分析软件需要更新换代时则需要重新烧制，十分不便。随着DSP技术的广泛应用，现在逐渐开始采用国际流行的信号处理结构，即利用专用DSP处理器来完成信号处理，PC机进行参数设置、显示、数据存储等，下位机与上位机的通讯采用传输率高的接口方式，比如PCI总线、USB等，同时这些高效率的通讯接口方式也使得仪器程序代码的更新变得方便快捷。
技术实现思路
本技术的目的在于提供一种实时信号处理的高速USB通讯接口装置，用于解决各种信号分析系统中信号分析仪与上位机的快捷实时大数据量的通讯问题。为了达到上述目的，本技术采用的技术方案是它包括：USB2.0控制器，串口EEPROM存储器电路，FPGA可编程逻辑电路，USB通讯接口插座，电压变换电路；USB2.0控制器经引出线分别与串口EEPROM存储器电路，FPGA的可编程逻辑电路，USB通讯接口插座，电压变换电路连接；USB通讯接口插座经USB传输电缆连接至上位机PC机。1)USB2.0控制器：包括USB2.0控制器的CY7C68013芯片，两脚晶振Y1和第1、2电容组成的晶振电路；由第1开关，第1电阻，第3电容组成的复位开关电路；由第2电阻，第2开关，第4电容组成的唤醒电路；第1上拉电阻，第1指示灯及接入第3电阻，第1信号输入电阻，第1～10芯片退耦电容；2).串口EEPROM存储器电路：包括容量为16字节的24LC01芯片，通过引线SCL和SDA连接至USB2.0控制器的CY7C68013芯片，另有第2、3上拉电-->阻；3).FPGA可编程逻辑电路：包括FPGA可编程逻辑电路芯片XC2S50E，晶振芯片CB3LV-3C-40.00，JTAG下载接口元件U5，并通过数据线FD0～FD15，地址线GDAR0～GDAR8，控制线CTL0、CTL1、CTL2、CTL3与CY7C68013芯片相连，另外CY7C68013芯片通过信号线PROGRAM、DIN、DONE、CCLK与FPGA可编程逻辑电路相连，第4～7上拉电阻，信号接入第4电阻，第2指示灯L2，第1限流电阻，第5电容，第11～22芯片退耦电容；4).USB通讯接口插座(4)：使用通用的USB插座，通过连线USBD+以及USBD一与USB2.0控制器的CY7C68013芯片相连；5).电压变换电路：包括电压变换芯片TPS767D318，第8上拉电阻，第1、2保护电阻，由第1～3二极管组成的稳压电路，由第6～11电容组成的稳流电路。本技术结合USB2.0协议和EZ-USB FX2技术提供了一种用于完成信号分析仪与上位机PC机之间实现快捷实时大数据量的通讯接口。在USB2.0协议框架下，通过软件的支持，在通常的信号处理场合下实时信号分析仪都可以方便快捷的接入到上位机PC机上，而且可以实现大数据量的通讯。本技术与
技术介绍
相比，具有的有益的效果是：1、即插即用：目前绝大多数的PC主板上都带有USB接口，所以具有这种接口的实时信号分析仪可以方便的接入到上位机中，安装方便，无需打开计算机安装板卡；2、通讯方便快捷：只须在上位机上安装相应的驱动程序，具有此接口的实时信号分析仪就可以接入上位机进行通讯；3、高速数据通讯：此接口装置在USB2.0协议的支持下可以实现大数据量的数据吞吐，最快可以达到240Mbit/s，从而更好地实现实时信号处理；4、软件刷新快捷方便：应用此种通讯接口可以通过从上位机下载程序代码方式进行实时信号分析仪器的软件刷新，比较原始的芯片内程序烧制方式快捷方便，且不需硬件进行物理改动；5、应用范围广：应用于信号分析的各种芯片如DSP芯片，A/D和D/A芯片等都可以通过挂接FPGA然后通过这种USB通讯接口装置接入到上位机；6、扩展性好：由于USB2.0的控制器和FPGA可编程逻辑电路直接连接，具有非常广阔的扩展性，而且此装置可以兼容高速或者全速的USB总线接口的PC，自动选择工作在高速或全速的模式下；7、结构简单紧凑：一般的FPGA需要外部加PROM元件用来存放配置文件，-->而本装置将配置文件存放在上位机中，通过USB总线实时地对FPGA进行配置，所以不需要PROM元件。附图说明下面结合附图和实施例对本技术作进一步说明。图1是本技术的结构框图；图2是串口EEPROM存储器电路原理图；图3是USB控制器电路原理图；图4是FPGA可编程逻辑电路原理图；图5是USB通讯接口插座电路原理图；图6是电压控制电路原理图。具体实施方式如图1所示，本技术它包括：USB2.0控制器1，串口EEPROM存储器电路2，FPGA可编程逻辑电路3，USB通讯接口插座4，电压变换电路5。USB2.0控制器1经引出线分别与串口EEPROM存储器电路2，FPGA的可编程逻辑电路3，USB通讯接口插座4，电压变换电路5连接；USB通讯接口插座4经USB传输电缆连接至上位机PC机。如图3所示，USB2.0控制器电路1：包括USB2.0控制器CY7C68013芯片，两脚晶振和C1，C2组成的晶振电路，由S1，R1，C3组成的复位开关电路，由R2，SP1，C4组成唤醒电路。上拉电阻R3。指示灯L1及接入电阻R4，信号输入电阻R5，电源保护电路电容C5，C6，C7，C8，C9，C10，C11，C12，C13，C14。CY7C68013通过读写控制线，地址线和数据线以及部分的IO线和FPGA相连。另外CY7C68013通过I2C总线和EEPROM存储器相连，还用通过USB信号线与USB总线接口连接。如图2所示，串口EEPROM存储器电路2：包括EEPROM芯片24LC01和两个上拉电阻。USB2.0控制器的CY7C68013通过I2C总线和24LC01相连。EEPROM主要是存放厂家和产品的序列号。如图4所示，FPGA可编程逻辑电路3：包括FPGA芯片XC2S50E，40M晶震芯片，JTAG下载接口。JTAG口是用于调试，通过数据线FD0～FD15，地址线GDAR0～GDAR8，控制线CTL0，CTL1，CTL2，CTL3，IO口线PE0，PE1，PE2，RDY0，RDY1，RDY2等与CY7C68013相连。指示灯L2是为了指示FPGA的程序是否下载成功。而IO线FPG0～FPG31，信号线FSX1，CLKX1，TINP1，2CE3等主要是与外部的逻辑电路连接，目前是与数字信号-->处理器DSP连接。另外FPGA的工作模式选择管脚M0，M1，M2都外接了一个上拉电阻，即表明FPGA的配置模式采用了从动串口模式的配置。配置时钟管脚CCLK与CY7C68013的串口0的TXD0相连，配置数据输入管脚DIN与串口0的RXDOOUT相连，配置编程管脚本文档来自技高网...
【技术保护点】
【技术特征摘要】
1、一种实时信号处理的高速USB通讯接口装置，其特征在于它包括：USB2.0控制器(1)，串口EEPROM存储器电路(2)，FPGA可编程逻辑电路(3)，USB通讯接口插座(4)，电压变换电路(5)；USB2.0控制器(1)经引出线分别与串口EEPROM存储器电路(2)，FPGA的可编程逻辑电路(3)，USB通讯接口插座(4)，电压变换电路(5)连接；USB通讯接口插座(4)经USB传输电缆连接至上位机PC机。2、根据权利要求1所述一种实时信号处理的高速USB通讯接口装置，其特征在于：1)USB2.0控制器(1)：包括USB2.0控制器的CY7C68013芯片，两脚晶振Y1和第1、2电容(C1、C2)组成的晶振电路；由第1开关(S1)，第1电阻(R1)，第3电容(C3)组成的复位开关电路；由第2电阻(R2)，第2开关(SP1)，第4电容(C4)组成的唤醒电路；第1上拉电阻(R3)，第1指示灯(L1)及接入第3电阻(R4)，第1信号输入电阻(R5)，第1～10芯片退耦电容(C5～C14)；2).串口EEPROM存储器电路(2)：包括容量为16字节的24LC01芯片，通过引线SCL和SDA连接...
【专利技术属性】
技术研发人员：陈章位，吴锦峰，
申请(专利权)人：浙江大学，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。