高速可信网络处理器制造技术

本实用新型专利技术高速可信网络处理器，涉及一种由动态可重构集成电路组成的高速可信网络处理器，动态可重构集成电路连接动态可重构集成电路的配置电路、用户数据输入／输出电路、随机存储器、键盘、鼠标、显示器；动态可重构集成电路包括多个可重构单元，每个可重构单元由带配置队列的ＳＲＡＭ可重构电路和配置时钟构成；当对应的配置单元的配置时钟允许时对配置单元进行配置，即更新对应的指令；当配置时钟禁止时，不对配置单元配置数据进行更新，保留原有的配置，即保留原有的可重构指令。本实用新型专利技术可广泛应用嵌入式处理器、通信处理器、网络处理机尤其是网格计算的处理器，具有广泛的应用前景。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术高速可信网络处理器，尤其涉及一种计算机指令可 动态变化的高速可信网络处理器。二、
技术介绍
现在的计算机指令集是固定的。如，X86的处理器，X86处理器 是一种复杂指令集处理器(CISC处理器)，其处理器指令越来越多， 越来越复杂；再如ARM、 MIPS、 PowerPC处理器是一种精简指令集处 理器(RISC处理器)，其指令数不多，寻址方式筒单，主要通过多 道流水线来提高处理器的速度。随着集成电路的工艺的不断进步，集成电路的线宽的不断减小， 特别是量子器件的不断发展，其单位面积上集成电路的门数不断增 力口，为可重构指令计算机提供了物质条件。动态可编程集成电路工作原理为了避免实现动态可编程电路 在电路部分或全部配置时电路的相互影响，在电路中增加了输出控 制电路。当部分重新配置电路时，带允许输出端的同步緩存寄存器 保存上一次的结果，在配置同步时钟的作用下重新配置。未配置的 电路仍能正常工作。对本单元的电路是否重新配置受允许配置寄存 器的控制。所有的允许配置位均有效，可对整个动态可编程集成电 路所有的电路在配置时钟的同步作用下重新配置，配置前本单元输 出的中间结果可保存在D触发器中，供电路配置完成后使用这个中间结果。以上内容是我申请的专利，可编程指令集计算机集成电路(动态可编程集成电路)，专利号为200610155427. 4中的内容，申请曰 2006年12月25日。可通过E-mail向我索取q1483@126.com,或者 到htt。:〃www.si。o.qov.cn上查询。频率是处理器发展的瓶颈，计算机处理器由"频率至上"，逐渐 发展到现在的"并行至上"。现在是计算机体系结构的"战国时代"， 超标量、VLIW(超长指令字)、EPIC(显式并行指令集计算机)、多CELL 处理器、同构多核并行、异构多核并行、可重构计算、DNA生物并行 计算、量子计算等。随着集成电路技术的发展，超大规模"动态可重构集成电路"完 全能实现。本课题研究开拓了一个新领域，动态可重构指令，实现可 重构指令、实现可重构线程级指令、可重构进程级指令，实现芯片的 动态可重用。动态可重构指令计算机具有RISC(精简指令集计算机)和 CISC(复杂指令集计算机)优点，克服了 RISC和CISC缺点；可实现异 构多核并行处理，也可实现同构多核并行处理，混合多核并行处理； 利用芯片面积换速度，通过流水线、并行流水线提高计算机的处理速 度；利用动态可重构集成电路实现了芯片的动态可重用，提高芯片的 使用率。实现了多处理器、芯片面积、运算速度、功耗的和谐统一； 动态可重构指令计算机实现了 CISC(复杂指令集计算机)与RISC(精 简指令集计算机)的统一；同构并行与异构并行的统一；功耗与速率统一；实现线程级、进程级指令。本项目可广泛应用在PC机、普适计算、嵌入式处理器、通信处 理器、网络处理机尤其是网格计算的处理器；可从指令层次实现可信 计算，应用于可信网络处理器、可信处理器等。动态可重构计算机具 有速度更快、效率高、功耗低、体积小、价格低、功能多、多核并行 处理，具有广泛的应用前景。 三、
技术实现思路
要解决的问题(1) 解决现有计算机指令集效率低下的问题； (2 ) 解决现有计算机处理速度慢的问题；(3) 解决现有计算机功率大，降低计算机处理器的功耗；(4) 提高芯片的资源利用率； 技术方案为了实现上述的目的，本技术提供由动态可重构集成 电路组成的高速可信网络处理器，动态可重构集成电路连接动 态可重构集成电路的配置电路、用户数据输入/输出电路、随 机存储器、键盘、鼠标、显示器；动态可重构集成电路包括多 个可重构单元，每个可重构单元由带配置队列的SRAM可重构 电路和配置时钟构成；当对应的配置单元的配置时钟控制允许 时对配置单元进行配置，即更新对应的指令；当配置时钟控制 电路禁止时，不对配置单元配置数据进行更新，保留原有的配 置，即保留原有的可重构指令。上述装置中可重构单元由带配置队列的SRAM组成的可重 构指令电路配置电路；当配置时钟控制电路允许时在配置时钟 的作用下配置数据队列依次向前移动一个单元，原队列的第二 个单元的数据移动到队首单元，队首单元数据即是新的配置数 据；当配置时钟控制电路禁止时，即使有配置时钟来到，但控 制电路不允许将其传送到配置电路上，其本单元的配置队列的 数据不变。上述装置中配置时钟可以是上升沿有效；也可以是下降沿 有效；也可以是高电平有效；也可以是j氐电平有效；也可以上 升沿、下降沿、高电平、低电平的组合有效。上述装置中时钟允许控制器釆用带允许控制端的控制器， 控制器的允许输入端连接到本配置单元的允许输出线上，控制 器的输入端连接整个可重构集成电路的配置时钟，输出端连接 配置队列上的配置时钟。上述装置中配置队列的队首单元数据可不直接作为配置 数据，需要再配置到每个动态可重构逻辑单元的配置位中才有 效。本技术提供可重构指令计算机包括以下步骤 步骤401，动态可重构指令处理器上电或复位； 步骤402,通过下载接口对动态可重构集成电路配置队 列下载配置数据；步骤4Q3，对每个配置单元队列的队首进行配置，生成一个可重构指令或多个可重构指令；步骤404，根据程序的需要对队列的其它单元进行配置；步骤405,才艮据程序的需要，打开对应的控制单元对配 置单元进行重新配置，生成相应新指令，其它部分不变；步骤406,有新的需要重新配置吗？ 如果是则转到步 骤404，如果否则转到步骤406。上述方法中一条可重构指令完成一个完整的功能，指令 配置完成后，数据从输入端流入动态可重构指令处理器处理 好的结果从输出端输出。上述方法中可重构指令能通过配置电路不断动态重新 配置、更新。上述方法中在动态可重构指令处理器中可重构为一条 可重构指令；在动态可重构指令处理器中可重构为多条相同 的可重构指令；在动态可重构指令处理器中可重构为多条不 同的可重构指令；在动态可重构指令处理器中可重构为几条 相同几条不同的可重构指令。上述方法中多条动态可重构指令可组合成新的指令。有益效果(1) 计算机指令集效率低下的问题现在计算机的指令是 固定的，需要通过成千上万条指令才能完成一个功能，为了解决现有计算机处理器固定指令处理效率低 下的问题，本技术采用动态可重构指令处理器。(2) 计算机处理速度慢的问题由于采用可重构指令，每 条指令完成一个完整的功能，实际上是用面积换速度 来提高计算机处理器的速度，增加电路的流水线、并 行流水线。(3 ) 降低计算机处理器的功耗现在的计算机因为指令的 效率低，为提高计算机处理器的处理速度，采用提高 频率的方法，频率越高，器件的漏电流越大，功耗也 越大；采用动态可重构指令处理器后，达到同样的处 理性能，系统的主频可大大降低，从而处理器的功耗 也大大降低。(4) 提高芯片的资源利用率现有的FPGA(现场可编程集 成电路)也可以实现电路的可重新编程，大家知道， 计算机处理器实际上通过指令的组合成可构成一个 无限个"有限状态机"，从而能实现各种处理，而FPGA 在一次编程中可构成一种"有限状态机"，需要重新 编程可构成另外一种状态机，本技术通过动态可 重构电路，实现动态重新构建指令，可实现快速的重 新本文档来自技高网...

【技术保护点】
一种高速可信网络处理器，包括：由动态可重构集成电路组成的高速可信网络处理器，动态可重构集成电路连接动态可重构集成电路的配置电路、用户数据输入／输出电路、随机存储器、键盘、鼠标、显示器；　　　　其特征包括是：动态可重构集成电路包括多个可重构单元，每个可重构单元由带配置队列的ＳＲＡＭ可重构电路和配置时钟构成；当对应的配置单元的配置时钟允许时对配置单元进行配置，即更新对应的指令；当配置时钟禁止时，不对配置单元配置数据进行更新，保留原有的配置，即保留原有的可重构指令。

【技术特征摘要】

【专利技术属性】
技术研发人员：顾士平，华晓勤，
申请(专利权)人：顾士平，
类型：实用新型
国别省市：32[中国|江苏]