堆叠芯片的封装方法和封装结构技术

本申请公开了一种堆叠芯片的封装方法和封装结构，该封装方法包括：将至少一个第一芯片的功能面黏贴于设置有胶层的载板上；将至少一个第二芯片的部分功能面分别黏贴于所述至少一个第一芯片的非功能面上，且所述第二芯片包括超出对应位置处的所述第一芯片的端部，所述端部的功能面上设置有导电柱，所述导电柱插入所述胶层；在所述胶层设置有所述第一芯片和所述第二芯片一侧形成塑封层；去除所述胶层和所述载板，所述第一芯片的功能面和所述导电柱从所述塑封层中露出。通过上述方式，本申请能够降低堆叠芯片的封装结构的高度。

【技术实现步骤摘要】
堆叠芯片的封装方法和封装结构
本申请属于半导体
，具体涉及一种堆叠芯片的封装方法和封装结构。
技术介绍
消费电子产品（例如，手机、平板等）持续的向轻薄化发展，这样就促使消费电子产品中的半导体器件也需要向轻薄化方向发展。在手持式电子产品中，特别是手机，PoP（封装上封装堆叠）结构是主流封装形式。在PoP中，底层是处理器封装，上层是存储器封装。目前电子产品对于存储的容量需求越来越大，对于手机类DRAM（动态随机存取存储器）应用，最高已经达到12GB的容量。由于单个芯片的容量有限，为实现大容量存储，需要多芯片堆叠封装。请参阅图1，图1为现有技术中堆叠芯片的封装结构一实施方式的结构示意图，第一芯片11的非功能面110通过贴片膜13黏贴在基板16上，第一芯片11的功能面112和第二芯片12的非功能面120通过贴片膜13黏贴固定在一起。位于第一芯片11的功能面112和第二芯片12的功能面122上的焊盘通过金线与基板16形成电连接。第一芯片11、第二芯片12和金线通过塑封层17进行保护。整个封装结构通过位于基板16上的焊球18与外界进行连接。在目前的封装结构中，由于金线成型的高度限制，以及塑封层到金线保护距离限制，塑封层到第二芯片表面的高度受到严格限制，无法持续降低。同时基板工艺由于材料限制以及基板强度的限制，超薄基板的生产难度极大，这些都限制了传统封装结构在超薄存储叠层封装中的应用。
技术实现思路
本申请提供一种堆叠芯片的封装方法和封装结构，以解决堆叠芯片的封装结构高度无法进一步降低的技术问题。为解决上述技术问题，本申请采用的一个技术方案是：提供一种堆叠芯片的封装方法，包括：将至少一个第一芯片的功能面黏贴于设置有胶层的载板上；将至少一个第二芯片的部分功能面分别黏贴于所述至少一个第一芯片的非功能面上，且所述第二芯片包括超出对应位置处的所述第一芯片的端部，所述端部的功能面上设置有导电柱，所述导电柱插入所述胶层；在所述胶层设置有所述第一芯片和所述第二芯片一侧形成塑封层；去除所述胶层和所述载板，所述第一芯片的功能面和所述导电柱从所述塑封层中露出。其中，所述导电柱插入所述胶层内5-10微米。其中，所述去除所述胶层和所述载板之后，还包括：在所述第一芯片的功能面一侧形成第一介电层，所述第一介电层覆盖所有所述第一芯片的功能面和所有所述导电柱；去除部分所述第一介电层，以使所述第一芯片的功能面上的焊盘和所有所述导电柱从所述第一介电层中露出；在所述第一介电层上形成至少一层再布线层，所述再布线层与对应位置处的所述第一芯片的焊盘和所述导电柱电连接。其中，所述去除部分所述第一介电层，以使所述第一芯片的功能面上的焊盘和所有所述导电柱从所述第一介电层中露出的步骤，包括：研磨所述第一介电层，直至所述导电柱与所述第一介电层齐平，所述导电柱从所述第一介电层中露出；在所述第一介电层对应所述第一芯片的焊盘的位置形成第一开口，以使得所述第一芯片的焊盘从所述第一开口中露出。其中，所述在所述第一介电层上形成至少一层再布线层的步骤包括：在所述第一介电层上形成第一再布线层，所述第一再布线层与对应位置处的所述第一芯片的焊盘和所述导电柱电连接；在所述第一再布线层上形成第二介电层，所述第二介电层对应所述第一再布线层的位置设置有第二开口；在所述第二介电层上形成第二再布线层，所述第二再布线层透过所述第二开口与所述第一再布线层电连接。其中，所述在所述第一介电层上形成至少一层再布线层的步骤之后，还包括：在所述至少一层再布线层上形成第三介电层，所述第三介电层对应最远离所述第一芯片的再布线层的位置设置有第三开口；在所述第三开口内设置焊球。其中，所述第一芯片的个数为多个，所述在所述第三开口内设置焊球的步骤之后，还包括：切割掉相邻所述第一芯片之间的塑封层和所有介电层，以获得包含单颗所述第一芯片的封装结构。为解决上述技术问题，本申请采用的另一个技术方案是：提供一种堆叠芯片的封装结构，由上述任一实施例中所述的封装方法形成，包括：层叠设置的第一芯片和第二芯片，且所述第二芯片的部分功能面与所述第一芯片的非功能面相互黏贴固定，所述第二芯片包括超出所述第一芯片的端部，所述端部的功能面上设置有导电柱，所述导电柱朝向所述第一芯片方向延伸，并超出所述第一芯片的功能面；塑封层，覆盖所述第一芯片和所述第二芯片，且其靠近所述第一芯片的功能面的第一表面与所述第一芯片的功能面齐平。其中，所述导电柱超出所述塑封层5-10微米。其中，还包括：第一介电层，覆盖所述第一表面以及部分所述第一芯片的功能面，所述第一芯片的功能面上的焊盘和所述导电柱从所述第一介电层中露出；至少一层再布线层，位于所述第一介电层上，且与对应位置处的所述焊盘和所述导电柱电连接。区别于现有技术情况，本申请的有益效果是：本申请所提供的封装方法中相互堆叠的第一芯片和第二芯片之间相互错位设置，位于下方的第一芯片的功能面上的焊盘以及位于上方的第二芯片的功能面上的导电柱均从塑封层中露出，便于后续对第一芯片的焊盘和第二芯片的导电柱进行信号引出；即本申请所提供的封装方法取消了利用金线进行信号引出的方式，可以降低塑封层的厚度，进而实现降低堆叠芯片的封装结构的厚度的目的。此外，本申请中取消了基板，后续在露出的导电柱和焊盘表面直接进行再布线扇出工艺，从而可以进一步降低堆叠芯片的封装结构的厚度，且避免了TSV（硅通孔）技术的使用，降低了成本。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：图1为现有技术中堆叠芯片的封装结构一实施方式的结构示意图；图2为本申请堆叠芯片的封装方法一实施方式的流程示意图；图3a为图2中步骤S101对应的一实施方式的结构示意图；图3b为图2中步骤S102对应的一实施方式的结构示意图；图3c为图2中步骤S103对应的一实施方式的结构示意图；图3d为图2中步骤S104对应的一实施方式的结构示意图；图4为图2中步骤S104之后堆叠芯片的封装方法一实施方式的流程示意图；图5a为图4中步骤S105对应的一实施方式的结构示意图；图5b为图4中步骤S106对应的一实施方式的结构示意图；图5c为图4中步骤S107对应的一实施方式的结构示意图；图6为图4中步骤S107之后一实施方式的结构示意图；图7为本申请堆叠芯片的封装结构一实施方式的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。请参阅图2，图2本文档来自技高网...

【技术保护点】
1.一种堆叠芯片的封装方法，其特征在于，包括：/n将至少一个第一芯片的功能面黏贴于设置有胶层的载板上；/n将至少一个第二芯片的部分功能面分别黏贴于所述至少一个第一芯片的非功能面上，且所述第二芯片包括超出对应位置处的所述第一芯片的端部，所述端部的功能面上设置有导电柱，所述导电柱插入所述胶层内5-10微米；/n在所述胶层设置有所述第一芯片和所述第二芯片一侧形成塑封层；/n去除所述胶层和所述载板，所述第一芯片的功能面和所述导电柱从所述塑封层中露出。/n

【技术特征摘要】
1.一种堆叠芯片的封装方法，其特征在于，包括：
将至少一个第一芯片的功能面黏贴于设置有胶层的载板上；
将至少一个第二芯片的部分功能面分别黏贴于所述至少一个第一芯片的非功能面上，且所述第二芯片包括超出对应位置处的所述第一芯片的端部，所述端部的功能面上设置有导电柱，所述导电柱插入所述胶层内5-10微米；
在所述胶层设置有所述第一芯片和所述第二芯片一侧形成塑封层；
去除所述胶层和所述载板，所述第一芯片的功能面和所述导电柱从所述塑封层中露出。


2.根据权利要求1所述的封装方法，其特征在于，所述去除所述胶层和所述载板之后，还包括：
在所述第一芯片的功能面一侧形成第一介电层，所述第一介电层覆盖所有所述第一芯片的功能面和所有所述导电柱；
去除部分所述第一介电层，以使所述第一芯片的功能面上的焊盘和所有所述导电柱从所述第一介电层中露出；
在所述第一介电层上形成至少一层再布线层，所述再布线层与对应位置处的所述第一芯片的焊盘和所述导电柱电连接。


3.根据权利要求2所述的封装方法，其特征在于，所述去除部分所述第一介电层，以使所述第一芯片的功能面上的焊盘和所有所述导电柱从所述第一介电层中露出的步骤，包括：
研磨所述第一介电层，直至所述导电柱与所述第一介电层齐平，所述导电柱从所述第一介电层中露出；
在所述第一介电层对应所述第一芯片的焊盘的位置形成第一开口，以使得所述第一芯片的焊盘从所述第一开口中露出。


4.根据权利要求2所述的封装方法，其特征在于，所述在所述第一介电层上形成至少一层再布线层的步骤包括：
在所述第一介电层上形成第一再布线层，所述第一再布线层与对应位置处的所述第一芯片的焊盘和所述导电柱电连接；...

【专利技术属性】
技术研发人员：蔡钟贤，吴品忠，朱锴越，
申请(专利权)人：通富微电子股份有限公司，
类型：发明
国别省市：江苏;32