多头在线实时仿真器制造技术

本实用新型专利技术属计算机单片机系列在线实时开发多头仿真器，由主ＣＰＵ、控制电路、静态随机存储器，程序存储，至少二个仿真ＣＰＵＰＣ值监测电路、至少二个一级总线切换／驱动器至少二个仿真ＣＰＵ，至少二个仿真目标程序存储器，至少二个二级总线切换／驱动器，至少二个仿真头，异步接口，直流接口组成。可同时对至少二个目标系统仿真。（*该技术在2006年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于计算机MCS-51单片机系列在线开发多头仿真器，它有两个仿真头，可同时对二个目标系统仿真。目前市面上销售的我国研制的MCS-51单片机在线开发系统，其单机都只有一个CPU仿真头。在使用这类开发系统时，用户用一个计算机接一台开发系统只能调试一个MCS-51单片机目标系统的用户程序。但是，由于实际应用情况的极其复杂和特殊要求，在有些情况下，比如(1)在一块电路板上含有二个或二个以上的MCS-51CPU，需要同时调试这些CPU的目标程序；(2)某一个目标序的内部逻辑关系要求同时在两个目标系统上进端一端调试，则要求用户用一台计算机接一台开发系统同时在二个或二个以上的MCS-51单片机目标系统上调试多个目标程序，显然单个仿真头的开发系统不能满足这些应用要求。美国lntel公司研制的ICE-5100/252在线仿真器，其每个ICE系统仅带一个仿真头，当需要对多个目标系统同时仿真时则依靠控制箱连接多个ICE系统来实现。美国lntel公司研制的ICE-5100/252在线仿真器，由于是分体式，显得，松散、庞杂。本技术的目的是研制一种更行进，功能更强的，低成本的多头在线实时仿真器。本技术多头在线实时仿真器，由主CPU、控制电路，静态随机存储器，程序存储器，至少二个仿真CPUPC值监测电路、至少二个一级总线切换/驱动器、至少二个仿真CPU，至少二个仿真目标程序存储器，至少二个二级总线切换/驱动器，至少二个仿真头异步接口和直流接口构成，本技术多头在线实时仿真器至少有二个仿真头，分别与二级总线线切换/驱动器(1)、(2)……连接(可同时对至少二个目标系统仿真)、一个与计算机相连接的异步接口、一个直流接口。本技术多头在线实时仿真器采用多CPU多总线结构。主CPU的负载分成三类第一关叫直接负载，指与主CPU总线直接相连的静态随机存储器、程序存储器、控制电路、仿真CPUPC值监测电路，一级总线切换/驱动器等；第二类叫仿真负载，指仿真CPU，仿真目标程序存储器，二级总线切换/驱动器；第三类叫目标负载指用户目标系统除其CPU之外的所有硬件系统，但该硬件系统不属本仿真器的硬件。因比，主CPU总共有直接负载，至少二个仿真负载，至少二个目标负载。主PCU严格按照负载地址空间不能重叠的原则访问负载。主CPU控制的总线直接跟静态随机存储器、程序存储器、控制电路、仿真CPUPC值监测电路(1)与(2)……，一级总线切换/驱动器(1)与(2)……相连接。用户目标程序经计算机及其异步接口，按十六进制方式直接装入仿真目标程序存储器(1)、仿真目标程序2……。仿真CPUPC值监测电路，在仿真CPU(1)的PSEN信号的上升沿将仿真CPU(1)的地址总线锁存并送至主PCU的数据总线上。仿真CPUPC值监测电路(2)在仿真CPU(2)的PSEN信号的上升沿将仿真CPU(2)的地址总线锁存并送至主CPU的数据总线上。主CPU通过特定的地址分别从仿真CPUPC值监测电路(1)、仿真CPUPC值监测电路(2)读取数据，从而获知仿真CPU(1)，仿真CPU(2)的PC值。当主CPU访向仿真负载时，在控制电路作用下，直接负载中的静态随机存储器，仿真CPUPC值监测电路(1)仿真CPUPC值监测电路(2)以及仿真负载中的二级总线切换/驱动器(1)与(2)全部处于三态，而一级总线切换/驱动器(1)或(2)处于使能状态，即实现主CPU总线与仿真负载总线相接通。当CPU通过仿真头去直接访问目标负载时，在控制电路作用下，一级总线切换/驱动器(1)或(2)、二级总线切换/驱动器(1)或(2)程序存储器均处于使能状态，而其余负载(控制电路除外)全部处于三态，即实现主CPU总线与目标负载总线相接通。控制电路是专门设计的逻辑电路，主要用在将主CPU总线切换到仿真负载总线，目标负载总线时起控制作用。控制电路的输入信号分别来自主CPU，仿真CPU(1)仿真CPU(2)的RD、WR、PSEN、ALE以及主CPU的PI口，输出信号分别连接至仿真CPU(1)、仿真CPU(2)一级总线切换/驱动器(1)与(2)、二级总线切换/驱动器(1)与(2)、仿真目标程序存储器(1)与(2)。程序存器存放约54K的汇编语言仿真软件的机器代码。直接负载中的静态随机存储器主要用于主CPU处理任务时存贮各种数据。 附图说明及实施例附图1，多头在线实时仿真器功能方框图。1、主CPU，2、控制电路，3、静态随机存储器，4、程序存储器，5、仿真CPUPC值监测电路(1)、(2)，6、一级总线切换/驱动器(1)、(2)，7、仿真CPU(1)、(2)，8、仿真目标程序存储器(1)、(2)，9、二级总线切换/驱动器(1)、(2)。附图2多头在线实时仿真器印制电路元件排列图1、主CPUD1(8031)、2、控制电路A1、A2、A3(GAL20V8)。3、静态随机存储器C2(62256)、4、程序存储器C1(27C512)。5、仿真CPUPC值监测电路(1)C3、E3(74HC374)5、仿其CPUPC值监测电路(2)K3、13(74HC374)6、一级总线切换/驱动器(1)E1、E2(74HC245)6、一级总线切换/驱动器(2)I1、I2(74HC245)7、仿真CPU(1)H1(8031)7、仿真PCU(2)L1(8031) 8、仿真目标程序存储器(1)J1、J2(62256)8、仿真目标程序存器(2)F1、F2(62256)9、二级总线切换/驱动器(1)G2、G1(74HC245)9、二级总线切换/驱动器(2)K2、K1(74HC245)附图3直接负载线路图(一)1、8031主CPU3、静态随机程序存储器4、程序存储器 11、RS-232异步接口附图4直接负载线路图(二)5、仿真CPUPC值监测电路(1)、(2)附图5、直接负载线路图(三)6、一级总线切换/驱动器(1)与(2)附图6、控制电路线路图附图7、仿真负载线路图7、8031仿真CPU(1)、(2)8、仿真目标程序存储器(1)与(2)9、二级总线切换/驱动器(1)与(2)10、仿真头(1)与(2)附图3中主CPU利用8031，静态随机程序存储器采用一片62256，程序存储器采用一片27C512，异步接口是RS-232异步接口附，图4中，仿真CPUPC值监测电路(1)、(2)均由二片74H374组成，附图5中一级总线切换/驱动器(1)与(2)均由二片74HC245组成，附图5中一级总线切换/驱动器(1)与(2)均由二片74HC245组成，附图6中控制电路由三片GAL20V8组成，附图7中、仿真CPU(1)、(2)均采用8031、仿真目标程序储器(1)与(2)均由二片62256组成，二级总线切换/驱动器(1)与(2)均由二片74HC245组成仿真头(1)和(2)，本技术实施例是MCS-51单片机双头仿真器单机带二个仿真头分别与二级总线切换/驱动器(1)和(2)连接(可同时对二个目标系统仿真)，一个与计算机相连接的RS-232异步接口、一个直流+5V接口。用户目标程序经计算机及其RS-232C异步接口、按十六进制方式直接装入仿真目标程序存储器(1)、仿真目标程序存储器(2)，仿真CPUPC值监测电路(1)，在本文档来自技高网...

【技术保护点】
一种多头在线实时仿真器，其特征在于由主ＣＰＵ、控制电路，静态随机存储器、程序存储器，至少二个仿真ＣＰＵＰＣ值监测电路、至少二个一级总线切换／驱动器，至少二个仿真ＣＰＵ，至少二个仿真目标程序存储器、至少二个二级总线切换／驱动器，至少二个仿真头、异步接口、直流接口构成，８０３１主ＣＰＵＤ１的引脚３９－３２直接与仿真ＣＰＵＰＣ值监测电路Ｇ３、Ｅ３、Ｋ３、Ｉ３的引脚２、５、６、９、１２、１５、１６、１９分别依次连接，与一级总线切换／驱动器Ｅ２、Ｉ２的引脚２－９分别依次连接，８０３１主ＣＰＵＤ１的引脚２１－２７直接与一级总线切换／驱动器Ｅ１、Ｉ１的引脚２－８分别依次连接，与控制电路Ａ１的引脚３－９依次连接，８０３１主ＣＰＵＤ１的引脚２８直接与一级总线切换／驱动器Ｅ１、Ｉ１的引脚９分别连接，与控制电路Ａ１的引脚１０连接，８０３１主ＣＰＵＤ１的引脚３０直接与控制电路Ａ３的引脚５连接，８０３１主ＣＰＵＤ１的引脚２９直接与控制电路Ａ３的引脚７连接，８０３１主ＣＰＵＤ１的引脚１６（ＷＲ）直接与控制电路Ａ３的引脚３连接，８０３１主ＣＰＵＤ１的引脚１７（ＲＤ）直接与一级总线切换／驱动器Ｅ２、Ｉ２的引脚１分别连接，与控制电路Ａ３的引脚１连接，与控制电路Ａ１的引脚１１连接，译码器Ｂ１的引脚１２－１５分别直接与仿真ＣＰＵＰＣ值监测电路Ｅ３的引脚１、Ｇ３的引脚１、Ｉ３的引脚１、Ｋ３的引脚１连接，仿真ＣＰＵＰＣ值监测电路Ｋ３的引脚３、４、７、８、１３、１４、１７、１８直接与仿真ＣＰＵ２Ｌ１的引脚２１－２８依次连接，Ｉ３的引脚３、４、７、８、１３、１４、１７、１８直接与仿真ＣＰＵ２Ｌ１的引脚３９－３２依次连接，Ｇ３的引脚３、４、７、８、１３、１４、１７、１８直接与仿真ＣＰＵ１Ｈ１的引脚２１－２８依次连接，Ｅ３的引脚３、４、７、８、１３、１４、１７、１８直接与仿真ＣＰＵ１Ｈ１的引脚３９－３２依次连接，一级总线切换／驱动器Ｅ２的引脚１８－１１直接与仿真ＣＰＵ１Ｈ１的引脚３９－３２依次连接，Ｅ１的引脚１８－１１直接与仿真ＣＰＵ１Ｈ１的引脚２１－２８依次连接，Ｉ２的引脚１８－１１直接与仿真ＣＰＵ２Ｌ１的引脚３９－３２依次连接，Ｉ１的引脚１８－１１直接与仿真ＣＰＵ２Ｌ１的引脚２１－２８依次连接，Ｅ２的引脚１９、Ｅ１的引脚１９均直接与８０３１主ＣＰＵＤ１的引脚３连接，Ｉ２的引脚１９、Ｉ１的引脚１９均直接与８０３１主ＣＰＵＤ１的引脚８连接，控制电路Ａ３的引脚２...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈林星，
申请(专利权)人：陈林星，
类型：实用新型
国别省市：51[中国|四川]