一种Trap-Gear时间离散格式的时间步长设定方法技术

一种Trap‑Gear时间离散格式的时间步长设定方法，包括以下步骤：获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数；根据仿真所要求的误差阈值和所述电荷三阶导数，获取当前时间点的下一时间步的步长；将当前时间点的下一时间步的步长作为Trap‑Gear时间离散格式的步长，求解电路时域仿真的微分代数方程。本发明专利技术的Trap‑Gear时间离散格式的时间步长设定方法，可以更好的实现自适应捕捉后验误差，提高整体计算效率，缩短整体计算时间。

【技术实现步骤摘要】
一种Trap-Gear时间离散格式的时间步长设定方法
本专利技术涉及EDA模拟电路时域仿真
，特别涉及EDA模拟电路时域仿真中的时间离散格式的时间步长设定方法。
技术介绍
在EDA模拟电路时域仿真中，需要对通过电路网络建模得到的微分代数方程（DAE）进行时间离散，常见的时间离散格式包括：隐式格式（Euler格式）、梯形格式（Trap格式）、Gear格式、Trap-Gear格式等。其中，Euler格式为1阶精度，Trap格式、Gear格式和Trap-Gear格式为二阶精度。上述时间离散格式中，Trap格式的截断误差最小，但不是L-稳定的格式；Gear格式具有L-稳定性，但截断误差比梯形格式大；Trap-Gear格式则结合了Trap格式和Gear格式的优点，具有L-稳定性，截断误差介于Trap格式和Gear格式之间。但是，Trap-Gear格式需要Trap格式的时间步长与Gear格式的时间步长比例满足特定的要求。在实际电路仿真过程中，由于波形结构的尺度会随时间显著改变,必须自适应确定时间步长。如果按照Trap格式的时间步长与Gear格本文档来自技高网...

【技术保护点】
1.一种Trap-Gear时间离散格式的时间步长设定方法，包括以下步骤：/n获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数；/n根据仿真所要求的误差阈值和所述电荷三阶导数，获取当前时间点的下一时间步的步长；/n将当前时间点的下一时间步的步长作为Trap-Gear 间离散格式的步长，求解电路时域仿真的微分代数方程。/n

【技术特征摘要】
1.一种Trap-Gear时间离散格式的时间步长设定方法，包括以下步骤：
获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数；
根据仿真所要求的误差阈值和所述电荷三阶导数，获取当前时间点的下一时间步的步长；
将当前时间点的下一时间步的步长作为Trap-Gear间离散格式的步长，求解电路时域仿真的微分代数方程。


2.根据权利要求1所述的方法，其特征在于，所述获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数的步骤，还包括，采用如下公式计算出当前时间点电荷变量在每个电路网格点上的电荷三阶导数：

，
其中，Q为当前时间点电荷变量，F'(Q)，F''(Q)分别为初等函数F关于Q的一阶导数和二阶导数。


3.根据权利要求1所述的方法，其特征在于，在所述获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数的步骤，还包括，
使用电荷三阶导数在前4个时间点的数值来计算出电荷三阶导数在当前时间点上的电荷三阶导数。


4.根据权利要求1所述的方法，其特征在于，所述根据仿真所要求的误差阈值和所述电荷三阶导数，获取当前时间点的下一时间步的步长的步骤，还包括，求解如下方程得到当前时间点的下一时间步的步长，

，
其中，hp为当前时间点的下一时间步的步长，h0为当前时间点之前的第一时间步的步长，h1为当前时间点之前的第二和第三时间步的步长，为电荷三阶导数，T为Trap格式的局部截断误差首项关于当前时间步长、前一个时间步长和电荷三阶导数的函数，G为Gear格式的局部截断误差首项关于当前时间步长、前一个时间步长和...

【专利技术属性】
技术研发人员：滕飞，周振亚，吴大可，刁含之，白琼，
申请(专利权)人：北京华大九天科技股份有限公司，
类型：发明
国别省市：北京;11