热备用存贮器复制系统技术方案

该系统包括两套主存贮装置以提高中央处理机的处理能力和最大限度地利用高速缓冲存贮器的高速性能，在具有中央处理机的信息处理装置中，设有两套主存贮装置和高速缓冲存贮器、两套与中央处理机相连的先入先出存贮器、用于从中央处理机向高速缓冲存贮器和先入先出存贮器同时写入数据的装置以及用于将现用的一个先入先出存贮器的内容与中央处理机的操作独立地写入备用的一个主存贮装置的装置。（*该技术在2008年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用热备用存贮器复制系统(hotstandbymemorycopysystem)的电子交换。含有双套主存贮装置(以下称作MM)的热备用系统是通常用于电子交换的一种系统。在这种热备用系统中，由现用中央处理机(以下简称为CPU)执行的写操作是对两个MM进行的，而读操作是只从一个MM中读出的。这种系统的一个特点是必须保证两个MM中的内容相互相等。一旦检测到一个MM不正常(如检测到奇偶错误，双位错误等等)，被读的MM就被切换到另一个MM，这样可使正在进行的处理继续进行。因此，与通用计算机中那种检查点后重试一部分的系统相比，本系统的起动要快得多。在这样一个热备用系统中，CPU的机器周期可以通过采用高速工作的部件予以缩短，但是对MM的存取时间还是长了，于是就产生了这样的一个问题即CPU的工作速度与MM的存取时间之间不平衡。为解决上述那种不平衡，可在CPU和MM之间设置一个超高速缓冲存贮器。这样，如果超高速缓冲存贮器中包含着CPU所要求的地址内容，也就是说如果高速缓冲存贮器命中(hit)所要找的内容，则就从高速缓冲存贮器而不是从MM中读出数据;如果高速缓冲存贮器没命中或称为“遗漏”(miss)所要找的内容，则就把高速缓冲存贮器中不频繁使用的内容刷新。这种高速缓冲存贮器有两种使用方式即全部写(writethrough)方式和回复制(copyback)方式。根据全部写方式，每当CPU要求刷新存贮器中的内容时，除刷新MM之外，高速缓冲存贮器也被刷新。由于数据不是从MM保存入高速缓冲存贮器的，因此，控制比较简单;但产生一个缺点是高速缓冲存贮器的作用只是在写操作中才被发挥出来。根据回复制方式，每当CPU要求刷新存贮器中的内容时，只有高速缓冲存贮器中的内容才被刷新，这对高速操作是很适宜的;但这要求从MM对高速缓冲存贮器进行保存操作，又产生另一个问题，即控制变得复杂了。因此，在这种使用高速缓冲存贮器的系统中，需要用一个存贮器复制系制系统来最大限度地使用高速缓冲存贮器的高速性能。附图说明图16是用来解释一种带有双套CPU及MM但不具有高速缓冲存贮器的现有技术热备用系统的方框图。在该图CPU160和MM161属于一个现用系统(currentsystem)，CPU160′及MM161′属于一个备用系统。在该系统中没有高速缓冲存贮器，因此，即使提高CPU的速度，对MM的存取速度还是很低，这样就产生了下面的问题。即系统的处理能力从整体上看并没有改善，而且，如果采用高速MM来改善整个系统的处理能力，成本就会增加。图17是一个用来表示使用双套CPU和MM且带有高速缓冲存贮器的现有技术的双系统的一个例子的方框图。在该图中，CPU170、高速缓冲存贮器171和MM172属于现用系统。CPU170′、高速缓冲存贮器171′和MM172′属于备用系统。根据此现有技术实例，高速缓冲存贮器构成了CPU的一部分，现用高速缓冲存贮器171与现用MM172和备用MM172′相连。同样，备用高速缓冲存贮器171′与备用MM172′和现用MM172相连。在回复制方式下使用所示出的系统时，CPU对高速缓冲存贮器执行写入和读出操作，这样，可以提高处理速度。但是，作为对来自CPU的存贮内容刷新要求的响应，只有高速缓冲存贮器中的内容被刷新，使得高速缓冲存贮器中可以有MM中不存在的数据。因此，虽然MM172和172′中的内容总是相同的，但是，高速缓冲存贮器171中的内容和高速缓冲存贮器171′中的内容不同。如果，由于高速缓冲存贮器171发生故障而把现用CPU切换成备用CPU，只在现用高速缓冲存贮器中存在的数据就会丢失，这样热备用方式就不能实现。图17中所示的系统可以应用全部写方式，根据全部写方式，写操作是通过高速缓冲存贮器对二个MM同时执行的，这样，回复制方式中数据只存在于高速缓冲存贮器中这一问题将不再出现。然而，双套CPU及MM一般都与分离的电源系统相连，这样可使缓冲器门电路等器件交叉地插在高速缓冲存贮器和MM之间，因此，如要从CPU经过高速缓冲存贮器向二个MM中写入数据，则另一系统需要的存取时间要长于自身的系统所需要的存取时间，这是由于交叉的缓冲器门电路及电缆等的延时所致。举个例子来说，假定主存贮器所包含的存贮器的周期时间为180ns(毫微秒)，主存贮器采用自身的系统所实现的周期时间为200ns。但对另一系统而言就得加上上面说过的各个延时，如果缓冲器门电路的延时为20ns，电缆的延时为5ns，则实际周期时间将是225ns。也就是说，交叉造成的损失将达10%或更多。交叉造成的延时并不总是使CPU的处理能力减少，但如果假定影响其一半，大约5%的处理能力将会受到影响。要使CPU的处理能力增加5%是很困难的，因此，防止交叉引起处理能力的下降是很重要的。图18中的方框图示出了另一例包括双套的CPU及MM并使用高速缓冲存贮器的现有技术双系统。在该图中，CPU180、高速缓冲存贮器181及MM182属于现用系统，CPU180′、高速缓冲存贮器181′和MM182′属于备用系统。在这个现有技术实例中，各个高速缓冲存贮器分别构成了MM的一部分。现用CPU180与现用及备用高速缓冲存贮器181和181′相连，同样，备用CPU180′也与备用及现用高速缓冲存贮器181′和181相连。这个例子可以用于回复制方式，是个热备用系统。但是既然在CPU和高速缓冲存贮器之间存在着交叉连接，高速缓冲存贮器的高速度性能就不能适当地利用。也就是说，有必要同步两个高速缓冲存贮器的命中和遗漏(hitandmiss)状态。由于从自身CPU至另一高速缓冲存贮器的总线长度及高速缓冲存贮器输入部分处的缓冲存贮器的延迟时间的影响，由CPU至它自身的高速缓冲存贮器的存贮时间也被延迟，结果使得高速缓冲存贮器存取速度下降。由于CPU和高速缓冲存贮器的速度有增加的趋势，图示布置中的交叉延迟达到的高速缓冲存贮器存取时间的20%至50%。本专利技术的目的在于提供一种能改善中央处理机的处理能力及最大限度地使用高速缓冲存贮器的高速性能的热备用复制系统。为实现上述目的，根据本专利技术提供了一种用于信息处理系统中的热备用存贮器复制系统。上述的信息处理系统中装有双套中央处理机，双套主存贮装置，及位于中央处理机及主存贮装置之间的双套高速缓冲存贮器。该热备用存贮器复制系统包括与中央处理机相连的双套先入先出存贮器(FIFO)，把数据从中央处理机写入高速缓冲存贮器(同时也写入先入先出存贮器)时用来写数据的装置，以及一个与中央处理机的操作独立的、用以把现用先入先出存贮器中的内容写入主存贮装置的备用存贮器中的装置。上面所述的本专利技术的目的及特点从下面结合附图对最佳实施例的描述中将会看得更清楚。附图中图1是本专利技术的一个实施例的基本示意图。图2是本专利技术的上面那个实施例的框图。图3中的框图示出了图2实施例中的详细的结构。图4是图3实施例中所使用的各种控制信号的示意框图。图5是一个从FIFO至MM的传送操作实例的时序图。图6是从FIFO至MM的传送操作的另一实例的时序图。图7示出了一例排队电路的电路图。图8是本专利技术的另一实施例的原理框图。图9是图8的一种改进的原理框图。图10中的框图示出了图8实施例的详细结构。图11是图10实施例中所使用本文档来自技高网...

【技术保护点】
在设有：两套中央处理机；两套主存贮装置；和位于中央处理机与主存贮装置之间的两套高速缓冲存贮器的一个信息处理系统中，一个热备用存贮器复制系统包括：与中央处理机相连的两套先入先出存贮器；数据写入装置，将数据从中央处理机写入高 速缓冲存贮器的同时写入上述先入先出存贮器；用于与中央处理机的操作独立地将现用的一个上述先入先出存贮器的内容写入备用的一个主存贮装置的装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：柴田雄司，漆原哲夫，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]