在数据处理系统中使系统初始化和复位的装置制造方法及图纸

计算机系统在处理器启动之前，为使代表内部处理器状态的各个处理的锁存器初始化和复位必须只抹掉该计算机系统接下去继续操作所不需要的那些信息，例如处理或记录错误数据。规定一个或多个以交错方式初始化或复位的复位区，在该区的每个区内组装一组锁存器，这些锁存器根据该系统初始化或复位的原因如接通电源进行初始化或复位。连接复位区内的锁存器构成移位寄存器，这些移位寄存器通过要复位的区内全部锁存器传送二进制Ｏ进行初始化或复位。（*该技术在2009年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种在自保护数据处理系统中使系统初始化和复位的装置。在数据处理系统中，为了只抹去或除掉在接下去的操作中不需要的信息(例如，记录或处理错误数据的信息、错误修正的信息、在出现间断的错误或由于维护时重复中断操作的信息)，需要精密的系统初始化和复位。在现行的具有专用服务处理器的数据处理系统中，根据具体的机器状态(例如，接通电源、故障、加载)，依靠常驻在专用服务处理器中的微程序，经过相应的服务接口，在中央处理单元(CPU)的部分区域中可以实现系统初始化和复位。如上所述，这种有选择的和根据机器状态的初始化/复位仅对清除或抹掉那些接下去的操作不需要的信息(或者那些必须是已知的、并且定义为初始状态作为下一步处理的基础的信息)是必要的。除了通过切断和接通电源开关而产生普通复位来进行系统初始化和复位的那些低造价系统以外，在那些无专用服务处理器和专用服务系统的数据处理系统中，必须采取一些特殊的措施。因此，本专利技术的目的是提出一种在数据处理系统内有选择(根据状态)的系统初始化和复位的解决方案。为此，本专利技术公开了一种自保护数据处理系统中的一种装置，该装置通过将用以代表内部处理器状态的那些处理器的锁存器置于初始状态(“1”或“0”)而使系统初始化和复位，该装置的特征在于安排在复位区(S、I、F)内的这些处理器的锁存器(SRLI……SRLV)是交错的初始化或复位的，在各个复位区内部组装一组锁存器，这些处理器的锁存器必须根据系统初始化或复位的原因(如开机)在系统重新启动之前予以初始化或复位，这些复位区是串联的。上面描述的这些特点产生了有效管理一个电子数据处理系统的系统初始化或复位的优点。通过参阅以下附图有助于完全理解本专利技术附图说明图1表示一种数据处理系统的一般结构的示意性方框图，这种数据处理系统构成了本专利技术的周围环境。图2是这种复位结构的操作框图;图3和图4是根据本专利技术的系统初始化和复位所需电路的框图;图5是为实现系统初始化和复位对图3和图4的装置进行控制的信号脉冲图。现参照图1，图1是具有各种复杂部件的一个常规的数据处理系统的框图，这些部件是由总线互连的。如图所示，这里没有可以支持处理单元(PU)1的用来处理接通电源的顺序、程序装入、或者错误记录、分析和恢复的专用服务处理器。处理器总线10将中央控制部件，即处理单元1经过高速缓冲/主存贮器控制器(CacheCTL/ST-CTL)3和5以及主存贮器总线(MM-bus)13连接到主存贮器(MM)4。处理器总线10还将处理器连接到选择浮点处理器8以及至少还连接一个I/O总线适配器7。I/O总线适配器7将处理器总线10经过I/O总线连接到各种I/O装置和其它部件(如通信适配器等)。I/O总线适配器7还被指定将各种控制监测部件与该系统连接，该控制监测部件诸如用户工程盘(CE-P)。电池操作时间的日时钟(TOD)、只读存贮器(ROM)、操作员盘(PAN)、电源控制器(PWR-CTL)或两个辅助装置(SUPPL)。存放控制程序的控制存贮器(CNTL-ST)2经过独立的控制存贮器总线11连接到处理单元(PU)1。系统时钟的产生和分配均集中在时钟芯片(CLCK)6上进行，该时钟芯片6具有多条连线，几乎与所有的系统部件相连接。作为一个例子，下面描述的三个初始化/复位区是限定在处理单元1中的。当然，也可以采用任何其他的有理由的复位区的个数。下面所描述的复位概念中是假设三个链式移位寄存器锁存器(存贮元件)的区，这些锁存器根据电平检测扫描设计规则，即LSSD规则(levelsensitivescandesignrules)用于实现这一系统设计。移位寄存器存贮器靠闪动或波动复位。“电平检测扫描设计规则在E.B.Aichelberger的论文“AlogicdesignStructureforLSItestability”中已予以描述，该文刊登在“ProceedingsoftheDesignAutomationConference”No.14，20-22，1977年7月，路易斯安那州，新奥尔良市，第462-468页。三个复位区定义如下S区(接通电源复位区)包括除了用以形成存贮阵的那些存贮单元以外该系统的全部移位寄存器锁存器(SRL)。工区(系统复位区)包括用作指示锁存器(检查指示器)的全部移位寄存器锁存器。但是，部分维护和/或服务电路的锁存器不包括在内。例如，处理单元(PU)芯片1的微指令地址比较寄存器和各自的停止电路不复位。这样就提供了在一些条件装入那些寄存器的情况校验和检查系统在一些条件下复位功能的机会。下面列举一些由用户人工调动的使系统强制复位操作的功能初始微代码装入(InitialMicroCodeLoading(IML))，系统复位(有/无存贮器清零)和系统程序脱机(有/无存贮器和初始程序装入(IPL)的清除)。F区集装的各功能锁存器(校验复位区)。这个区只包括处理单元(PU)的移位寄存器锁存器(SRL)，这些锁存器必须在处理单元(PU)为执行错误处理微程序而重新起动之前复位成无错误状态。为了避免处理单元不受控的处理或不受时间表约束的动作，必须根据存放在校验电路或校验器中的校验信息进行自保护(非校验终止优先)，这是一种“始终热校验”原理。由于一些处理器部件的有选择地复位，则要求特定的微程序的一次新的起动，形成“错误映象”的错误指示器和错误状态(errorstati)继续保持复位操作，并且可由接下去的微程序存取和处理，这一微程序也受该校验装置的保护。图3中所示的复位控制器20位于时钟芯片6上，所有的复位请求线(RRL)与复位控制器20相接，在该线上的各个信号可使整个系统或部分系统初始化或复位。图3左侧从上到下的信号分别是“电源接通复位”信号(POR)、“初始微程序装入”信号(IML)、“系统复位清零”信号(SRC)、“系统复位正常”信号(SRN)、“装入清零”信号(LC)、“装入正常”信号(LN)和“校验复位”信号(CHR)。这些信号将在下文予以详细解释。图2所示的复位操作是系统特定的并根据硬件设计和结构要求而制定的。复位操作顺序是根据一个数据处理系统内的硬件和逻辑区上其清零效应的深度以某一顺序安排的。最重要的清除动作(电源接通复位)可以认为是由一系列单一的复位动作所支持的总动作，其它的复位动作涉及到该逻辑总量中很少部分，这意味着许多信息保持其初始的状态。“系统复位清零”信号(SRC)、“系统复位正常”信号(SRN)、“装入清除”信号(LC)和“负载正常”信号(LM)导致I区和F区锁存器的复位。“校验复位”信号(CHR)使F区的锁存器复位。为了遥控起见，各给定的复位功能可以通过单元支持接口(USI)进行交替地起动。复位控制器20有一组输出线21～24，用以将各种控制信号传送给处理器芯片1、浮点处理器8、存贮控制器5和包括在计算机系统内的其它各个芯片，图1表示出这样一个计算机系统的例子。输出线21用于将并行三比特的复位条件信息传送给处理器芯片1，输出线22和23把共用时钟信号、移位时钟A(SCLA)和移位时钟B(SCLB)分配给各芯片。移位时钟A控制主锁存器，移位时钟B控制链式移位寄存器锁存器(SRL)的从锁存器。复位区还由双线线路24控制，它将复位控制器20连接到除了处理器本文档来自技高网...

【技术保护点】
一种用于自保护数据处理系统中使系统初始化和复位的装置，该装置通过将代表内部处理器状态的各处理器锁存器的状态置为一种初始状态（“１”或“０”）来使该系统初始化和复位，其特征在于使安排在各个区（Ｓ，Ｉ，Ｆ）中的各处理的锁存器（ＳＲＬ↓［１］、……ＳＲＬ↓［ｖ］）交错地初始化或复位，其中每一个区都装配一组锁存器，并且这些锁存器必须在处理器启动之前根据该系统初始化或复位的原因，诸如电源接通进行初始化或复位，这些复位区是串联的。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：迪厄里克威尔海姆勃克，彼得恩门曼纳兹，彼得恩门鲁道夫，海尔曼恩门舒尔茨舒耶林，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]