使用地址位移机制以增加所支持的高速缓冲存储器容量的微计算机系统技术方案

高速缓冲存储器控制器所支持的高速缓冲存储器容量可以通过位移ＣＰＵ地址输出端与高速缓冲存储器控制器的地址输入端之间的关系及相应地加倍高速缓冲存储器线大小来进行扩充。在某些情况中，附加的逻辑生成一个隐藏的存储器周期以便从存储器中取出等于新线大小的数目的字节而与数据总线的宽度无关。这一隐藏的存储器周期是由一次读未命中与生成一个并非ＣＰＵ生成的存储器地址的附加逻辑启动的。这一隐藏的存储器周期对ＣＰＵ及高速缓冲存储器控制器是透明的。（*该技术在2010年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及微计算机系统，特别涉及使用一个具有82385高速缓冲存储器控制器的高速缓冲存储器子系统的微计算机系统，该高速缓冲存储器子系统至少包括64KB高速缓冲存储器。本申请与下列共同未决的申请相关，並已全部转让给本专利技术的受让人。美国专利申请号198，893“使用82385高速缓冲存储器控制器选择性地指派写周期的方法与装置”，1988年5月26日以拉尔夫M.贝根(RalphM.Begun)，派脱里克M.布兰特(PatrickM.Bland)和马克E.迪安(MarkE.Dean)的名义提出;美国专利申请号198，895“在具有仲裁的80386/82385微计算机系统中运行的80386的系统总线争用”，1988年5月26日以派脱里克M.布兰特，马克E.迪安和菲利浦E.米灵(PhilipE.Milling)的名义提出;美国专利申请号198，894“采用80386微处理器与82385高速缓冲存储器控制器动态确定总线大小的微计算机系统中的流水作业操作控制”，1988年5月26日以派脱里克M.布兰特，拉尔夫M.贝根和马克E.迪安的名义提出;以及美国专利号198，890“在具有8038本文档来自技高网...

【技术保护点】
一种多总线微计算机系统包括：　　用一条ＣＰＵ本地总线连接在一起的一个ＣＰＵ与一个高速缓冲存储器子系统，所述高速缓冲存储器子系统包括一个８２３８５高速缓冲存储器控制器与一个高速缓冲存储器，系统总线装置将所述８２３８５连接到一个随机访问存储器及多个可寻址的功能单元；　　其中：　　所述ＣＰＵ有寻址输出端及所述８２３８５有寻址输入端；　　其特征在于：　　将某些所述ＣＰＵ寻址输出端连接到所述８２３８５的某些所述寻址输入端的装置，使得ＣＰＵ寻址输出端不连接到对应的８２３８５寻址输入端上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：拉尔夫M贝根，帕特里克M，布兰德，马克E，迪安，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]