一种计算机存储器设备，具有预定数量的独立可寻址存储单元以及一个内部寻址机制，用来保存一个全地址，在下一个存储器存取操作过程中，该全地址决定哪一个预定数量的独立可寻址存储单元将被存取。内部寻址机制包括了一些地址段寄存器，它们的输出级联起来表示全地址。每个地址段寄存器的宽度与地址总线的大小一样，使得存储器设备与处理器相对应。方式控制信号由处理器发出，它指导存储器设备装载特定的一个地址寄存器，从而消除了对于和全地址中位数相同的一些地址管脚的需求。方式控制信号还可以被编码，去指导存储器在下一个存储器操作期间增加要使用的全地址，或者用一个或多个原先读取的数据字节去取代或修改保存在地址段寄存器中的现有值，从而减少从处理器到存储器设备必要通信的地址位数量。通过复用数据和地址线，可以获得额外的管脚和能量的节约。方式控制信号可以通过编码来指示在任何特定存储器循环中复用接口是如何被使用的。一个适配处理器包括了逻辑门，用来在存储器操作期间产生各种方式控制信号。（*该技术在2015年保护过期，可自由使用*）
【技术实现步骤摘要】
背景本专利技术涉及计算机系统中大存储器的高效寻址，特别涉及一种简化了的寻址机制，它允许存储设备用少于所需的地址位的地址管脚去寻址相应的存储器空间，并且，还涉及一种存储器，它也可以提供下一个顺序地址或处理器指定地址的单元内容。现代技术中，在电池供电的便携应用中使用微处理器已经日益普遍。该技术的实例包括膝上计算机中微处理器的使用，以及诸如蜂窝电话这样的内嵌应用。这里使用的“内嵌”一词是用来区别两类不同的应用，在其中一类中，其产品的微处理器实际上是设计选项，对于产品功能不是关键，而另一类中，处理器的存在对产品的功能是关键的。在控制设备的计算机程序中，上述的两种技术环境的特征都是体积小，费用少，有限的电池消耗要求，伴随着复杂程度的增加以及因之而来的体积的增大。为了能提供更多的特性，推动在便携应用中的计算机程序日益复杂化，并且，随着上述存储器价格的不断下降，使得在经济上允许使用越来越大的程序存储器。目前使用电池的设备中所用的较典型的微处理器包括，INTEL8051，日立6303和ZILOG Z80，这些处理器在蜂窝电话以及其它的内嵌应用中经常是作为主控处理器使用。个人计算机(PC)或膝上计算机产品是一类应用的典型，该类应用中处理器是产品功能的关键。在这类应用中，最常用的是INTEL 8088/8086，该族的增强型，以及MOTOROLA68000。8051，6303和Z80微处理器具有8位宽的数据总线和16位宽的地址总线。16位宽的地址总线提供了选择2～2的16次方(＝65，536)的8位字节的能力。上述处理器与存储器芯片的通常连接表示在附图说明图1中，其中Z80处理器10除了与只读存储器(ROM)12相连外，还与随机存取存储器(RAM)11相连。在该应用中，RAM11是用来保存程序数据(即，操作数)，而ROM12是用来保存程序指令的。这两个存储器芯片连接在同一总线上，其中哪一片芯片将对寻址作响应是通过触发片选信号CS1或CS0来决定的。例如，只有当地址是64K字节地址空间的高16K时，触发CS1可以使得芯片RAM11可用。在该例中，仅当地址在另48K字节空间时，CS0被触发，使ROM12可用。如果ROM12芯片是一个全64K字节的芯片，它就很可能也响应高16K范围的寻址，这样，就必须防止因此而干扰RAM的读取。在构想上述微处理器结构的时候，64K字节存储器在当时是作为一个大存储器来实现的，它需要用几个硅片。与之相比，现在ROM的64K字节很容易在单片芯片上获得，而且一片32K字节的RAM已经被当作是小芯片了。一个典型的内嵌应用，比如蜂窝电话控制器，可以包含一个固有的ROM程序，占用大概64K字节空间的75％，而剩余的25％寻址空间分配给RAM，用于保存和检索动态变化的数量。存储器技术在提高，512K字节的程序ROM现在可在一片芯片上获得。这个程序存储能力被应用到更加复杂、先进与数字化的蜂窝电话中，例如在泛欧全球移动通信系统(GSM)中，作为提高通话能力的技术手段的一部分。对RAM存储的需求没有那么大的增长，大概仅占全部存储地址空间的5％。PC应用与上述应用的区别在于需要运行用户选择的任何程序，而不仅仅是固有程序，因此事实上全部存储器都是既可读又可重写的(即RAM)。虽然如此，在运行计算机程序的过程中，在任何特定的时间，该RAM的一个区域通过程序指令装载，而该指令在程序执行期间不会变化(即RAM的这部分是以只读的方式使用)，而RAM的其它区域用来对动态改变的变量进行读和写。保存在RAM中的程序是可以动态改变它本身的，但是只有在没有更好的可选方法存在的情况下，才考虑作为可能有问题的编程手段来使用。冯·诺依曼结构的长处是它允许执行保存在数据存储器中的程序，这种可能性在哈佛结构中是不允许的(在下文中将作进一步说明)。在PC应用中，寻址空间需要19位地址的512K字节存储器在现在被认为几乎不够用，而寻址空间需要22位～24位范围地址的4M～16M字节的存储器已经很快成为普遍。这样，随着存储器芯片变得越来越致密和便宜，地址总线的宽度变得比数据总线宽度大，占据了芯片封装管脚数的大部分。在内嵌应用中，例如蜂窝电话，其结果是通过保持8位数据总线来减小体积的目标却因为地址总线宽度的增加而受挫。在这些应用中，另一个非常重要的目标是使能量消耗尽可能的低。每当输入/输出管脚的小电容或者印刷电路板布线轨迹，通过从逻辑’1’电平到逻辑’0’电平或反之的电压变换来充电或者放电，都要从电池消耗能量。当需要一个24位地址来存取8位信息字节时，从中央处理单元(CPU)输出地址到存储器会比反过来接收信息字节所需的能量多三倍。当前技术系统中通常将RAM(有时称数据存储器)放在与ROM(有时称程序存储器)相同的总线上。一些特殊的设备，象数字信号处理器例外，例如TEXAS结构TMS320C25，它被设计成最大化处理速度，因此提供了在两条独立的总线上同时存取程序存储器和数据存储器的能力。这类机器通常是所谓的哈佛结构类型，其中程序和数据寄存器构成两个独立的寻址空间，这区分于冯·诺依曼结构，后者的程序和数据存储器是同一寻址空间的一个部分。哈佛结构对于冯·诺依曼结构在概念上的区别是，是否存在独立的程序和数据存储器。例如，INTEL8051是哈佛结构，它的程序和数据存储器具有相同的总线；与独立总线的哈佛结构相比，由于不能同时存取两个存储器的区域它只是运行得慢一些。当前技术中还包括了一些例子(例如INTEL8085)，其中利用分时复用来减少芯片的管脚数，至少有一些管脚既用于数据线也用于地址线。这里引用的8085微处理器有16位地址总线，它的低有效8位也被时分复用来作为数据总线。在这种情况下，CPU通过在总线上运用16位地址来运行，同时产生一个地址锁存使能信号，而当向存储器输出读或写控制信号时，从低有效8位线上移去地址，并重新将这8条线用作8位字节数据传送。当然，用来寻址整个地址空间时，16条地址线是与所需的16位地址一一对应的。概述因此，本专利技术的一个目标就是提供一种机制，来有效地减少寻址大存储器所需的管脚数量。本专利技术的另一个目标是降低寻址大存储器的能量消耗。本专利技术还有一个目标是减少寻址大存储器的平均所需的时间，从而提高速度。根据本专利技术的一个方面，上述的以及其它的目标是通过在一种最有效的方式下，分时共享一些不同地址位间的管脚来实现的。专利技术的计算机存储设备具有一个数据存储器，它包括了一些预先设定数量的独立的可寻址存储单元用来存数据，以及一个数据端口，它与预定数量的独立可寻址单元相对应，用来与被寻址的预定数量的独立可寻址存储单元交换数据。存储设备也包含了一个用于保存全地址的内部寻址设备，该地址决定了在存储器读取操作过程中，是哪一个预定数量的独立可寻址单元将被存取，全地址包含了两个以上级联的地址段。该内部寻址设备包括至少两个地址段寄存器，它的输出级联时表示全地址；而地址段输入设备与地址段寄存器相对应，响应第一控制信号，用于从处理器接收输入地址段，收到的输入地址段可选地代表级联地址段之一。由上述的第一控制信号决定，地址段输入设备将输入地址段保存在相应的一个地址段寄存器中。第一控制信号是在存储设备中由逻辑产生，用来响应从处理器接收而来的方式控制信号，该信号代表对特定本文档来自技高网...
【技术保护点】
计算机存储器设备，包括：一个数据存贮，它包括：用于保存程序指令和常数的预定数量的独立可寻址存储单元；和数据端口，与上述预定数量的独立可寻址存储单元相对应，用于和被寻址的预定数量的独立可寻址存储单元之一进行数据交换；内部寻址设备，用来保存一个全地址，该地址决定在存储器操作期间上述预定数量的独立可寻址存储单元的哪一个将被存取，上述全地址包括至少两个级联的地址段，上述内部寻址设备包括：至少两个地址段寄存器，其中这两个以上的地址段寄存器的输出信号级联后表示上述全地址；而地址段输入设备，与上述的两个以上的地址段寄存器相对应，相应第一控制信号，用于接收从处理器而来的输入地址段，上述接收到的地址段可选地代表上述两个以上级联地址段之一，并且用于将上述输入地址段保存在相应的上述两个以上地址段寄存器之一中，存于哪个寄存器由上述第一控制信号决定；方式输入设备用于接收从上述处理器而来的方式控制信号，该方式控制信号可选地表示几种方式之一；第一控制信号产生设备，与上述方式输入设备以及上述地址段输入设备相对应，用于产生所述的第一控制信号，来响应上述接收到的表示地址段加载方式的方式控制信号，上述的产生了的第一控制信号指明了上述两个以上的地址段寄存器中，哪个将接收从所述的地址段输入设备发来的接收到的输入地址段。２．权利要求１的计算机存储器设备，其中所述的内部寻址设备进一步包括了增量设备，与上述两个以上地址段寄存器相对应，响应第二控制信号，用于调节保存在上述两个以上地址段寄存器中的数值，从而递增表示上述全地址的输出信号的级联；而其中上述的计算机存储器设备进一步包括了第二控制信号产生设备，与上述的输入设备以及上述增量设备相对应，用于产生第二控制信号，响应上述表示全地址增量方式的接收到的方式控制信号。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：PW登特，
申请(专利权)人：艾利森公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。