一种大容量高建数据采集缓存方法及设备技术

本发明专利技术公开了一种大容量高速数据采集缓存方法及设备。本发明专利技术用两组ＲＡＭ配以相应的地址计数器和控制电路交替读写实现了低成本的ＦＩＦＯ功能。用本发明专利技术方法容易实现多轨的同时读写，优于单一的ＦＩＦＯ芯片。（*该技术在2013年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及数据采集中的缓存方法及设备。在使用计算机的不同场合中，涉及实时数据采集的已占有很大比例。但在采用计算机实时数据采集时，其数据源和处理器往往具有不同的数据库，从而需要用缓存器进行缓存，其中一种方式就是FIFO(先进先出)缓存。实际采集过程中经常遇到数据采集率高、速度快，而数据处理时间较长、速度慢的矛盾，需采用大容量的FIFO芯片。然而当缓存容量大时，需多片FIFO级连，因而价格昂贵，同时，用FIFO芯片难以实现多轨同时写入和读出。本专利技术的目的就是用静态随机存贮器(RAM)配以相应的地址计数器和控制电路来交替读写，实现低成本的FIFO功能。同时用这种方法容易实现多轨同时写入和读出。本专利技术的目的是这样实现的用两组静态随机存贮器(RAM)配以相应的地址计数器和控制电路，使两组RAM交替读写。具体办法为当一组RAM处于写模式时，另一组RAM必处于读模式。写模式的RAM连接到数据入口的数据线，并接通写时钟，读模式的RAM则连接到数据出口的数据线，并接通读时钟，当读空或写满时(即相应地址计数器满时)，地址计数器给出“空”或“满”标志，通过控制电路将数据线，时钟信号、工作本文档来自技高网...

【技术保护点】
一种大容量高速数据采集缓存方法，它包括下列步骤：（１）用两组静态随机存贮器（ＲＡＭ）配以相应的地址计数器和控制电路；（２）当一组ＲＡＭ置于写模式时，另一组ＲＡＭ则置于读模式，写模式的ＲＡＭ接通入口的数据线和写时钟，读模式的ＲＡＭ则接 通出口处的数据线和读时钟；（３）当读空或写满时（即相应地址计数器满时），地址计数器给出“空”或“满”标志，通过控制电路将两组ＲＡＭ的工作模式和所接通的数据线、时钟信号切换；（４）上述（２）、（３）步骤反复循环使两组ＲＡＭ交替读写。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄晓革，陈小洪，周建平，陈宏猷，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：51[中国|四川]