微电脑和多微电脑系统以及模拟方法技术方案

一微电脑，包括ＣＰＵ４２，输入／输出端口４４，具有ＲＡＭ４３的存储器装置，其利用控制总线４６ｂ，地址总线４６ｃ及数据总线４６ａ加以连接，及存取装置４４，４４ｂ，４６ａ，４６ｂ，４６ｃ，用以在存储器装置４４ａ存储数据时，可自外部直接存取ＲＡＭ４３，藉以可自外部直接存取内部的ＲＡＭ。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种如单芯片微电脑等的微电脑，包括有多个微电脑的多微电脑系统(multi-microcomputer system)，及一种改进的用于开发微电脑软件的模拟(emulation)方法。附图说明图1是在开发单芯片微电脑软件而进行模拟时其结构的方块图。在模拟时的结构是包括模拟对象的模拟芯片2(单芯片微电脑)，ICE(In-Circuit Emulatior，分离模拟器)1及存储器IC3，其被互相连接。ICE1是在开发模拟芯片2的软件时，利用监视模拟芯片2及存储器IC3的操作状况，对开发中的软件进行除错的工具。存储器IC3在其被实际操作时，被建立来模拟在具有模拟芯片2的单芯片微电脑及原来的控制标的单元之间信号的接收与传送。参阅图2及图3的流程图及图4的时序图，说明在执行此种传统的模拟时，模拟芯片2从存储器IC3中读出数据的操作。首先，模拟芯片2限定存储器IC3之地址，在该处存储着被读取的数据(在图2中之S26及在图4a)。接着，若R/W信号被许可(图2之S28及图4b)，则所限定(图2的S26及图4a)的地址即被输出(图2的S30及图4b)。另外，在来自模拟芯片2的R/W信号被许可的状态下(图3的S36及图4e)，存储器IC3若输入地址(图3的S38及图4d)，则会将该地址的数据输出(图3的S40及图4f)。模拟芯片2，若R/W信号被许可(图2的S32及图4b)，读取自存储器IC3输出(图3的S40及图4f)的数据(图2的S34及图4c)。其次，参照图5及图6的表示模拟芯片2及存储器IC3之动作的流程图，及图7的时序图，说明写入至模拟芯片2之存储器IC3的动作首先，模拟芯片2限定预先写入存储器IC3数据的地址(图5的S10及图7a)。接着，若R/W信号被许可(图5的S12及图7b)，则限定(图5的S10及图7a)的地址被输出(图5的S14及图7b)。接着，若R/W信号被许可(图5的S16及图7b)，则输出将被写入的数据(图5的S18及图7c)。另一方面，在来自模拟芯片2的R/W信号被许可的状态(图6的S20及图7e)，存储器IC3若输入地址(图6的S22及图7d)，模拟芯片2输出(图5的S18及图7c)的数据被存储(图6的S24及图7f)于该地址。图8示出传统的多微电脑系统的一例子，被称为“双微电脑系统”，其配置有两部微电脑以加强系统的可靠度。双微电脑系统包括一主微电脑4其包括一CPU4a及一存储器5，及一次微电脑6其包括一CPU6a及一存储器7，及一存储器IC8被建立在主微电脑4及次微电脑6之间。在此系统中，主微电脑4的CPU4a可直接存取存储器5，且次微电脑6的CPU6a可直接存取存储器7，但主微电脑4的CPU4a无法直接存取次微电脑6的存储器7。为完成此动作，CPU4a首先存取存储器IC8，然后要求次微电脑6存取存储器IC8。响应此请求，次微电脑6使CPU6a去存取存储器IC8，其然后存取存储器7。次微电脑6的CPU6a无法直接存取主微电脑4的存储器5。为了达到此点，主微电脑4要求次微电脑6将存储器7的数据写入至存储器IC8，响应此请求，次微电脑6存取存储器7，然后存取存储器IC8。当存储器IC8被存取时，一确认(acknowledge)信号被输出至主微电脑4。响应此确认信号，CPU4a先存取存储器IC8，然后是存储器5。在上述模拟时的结构中，为了访问外部存储器IC3，模拟芯片2必须通过控制地址总线、数据总线及控制总线以与之接口。另外当多个外部存储器IC被使用时，将使得对控制总线的控制变得复杂。如前述所示，一旦模拟芯片经由一界面存取外部存储器，存取速度将变慢。再者，双微电脑系统需要在印刷电路板上设置一额外的存储器IC8，故而会耗费时间在交换资讯上，并且需要较大尺寸的印刷电路板，其会反应在制作成本上。为了解决上述问题，日本专利公开公报63-25741号(1988)提出经由内置的输入/输出控制装置控制模拟芯片。日本专利公开公报61-168051号(1986)披露另一种方法，其中，模拟芯片的RAM针对一较短周期的时间被测试。日本专利公开公报5-250204号(1993)披露另一方法，其中，当模拟芯片的CPU在执行中被一外部装置加以停止时，CPU周边的I/O控制器及使用者电路均由一外部之全功能CPU控制。本专利技术可直接自外部存取内置于微电脑中的RAM。本专利技术系被用来解决前述之问题，在本专利技术之第一至第四方面提供一微电脑，其目的是允许可自外部直接存取内部的RAM。在本专利技术之第五及第八方面，提供一多微电脑系统，其目的是无需存储器IC来交换资讯，故而可缩短外部存储器的存取时间，且可减少制作成本。在本专利技术之第六及第七方面，提供一种模拟的方法，其目的是使一外部存储器可在与微电脑被执行一样快的速度下被存取。根据本专利技术之第一方面的微电脑包括一CPU，一输入/输出端口，一具有RAM的存储器装置；一控制总线，一地址总线及一数据总线，用以连接前述CPU，输入/输出端口及存储器装置；存储器装置，用以存储一特定数据；及在存储器装置存储特定数据时用以直接存取第一存储器装置的RAM之存取装置。在此微电脑中，当存储器装置存储特定数据时，存取装置可直接自外部存取RAM。因此，其可能直接自外部存取内部的RAM，特别是当模拟被执行时，其可能以和执行速度一样快地自模拟芯片的微电脑存取RAM。根据本专利技术之第二方面，存取装置包括切换装置，当第二存储器装置存储所需的数据时，用以分别自数据总线至控制总线切换输入/输出端口的连接，藉以自外部输入一用以使CPU进入保持(hold)状态的指令信号，并且自外部输入一读/写准许信号，至地址总线藉以自外部输入一地址信号给存储器装置的RAM，并至部分的数据总线藉以对存储器装置的RAM写入及读出数据。此微电脑，当存储器装置存储器特定数据时，使切换装置分别自数据总线至控制总线，地址总线及部分的数据总线，分开地切换输入/输出端口的连接。如此，使存取装置能直接自外部存取RAM，特别当模拟被执行时，内部的RAM可和执行速度一样快地自模拟芯片的微电脑被存取。根据本专利技术之第三方面的微电脑包括一额外的控制总线，一额外的地址总线，及一额外的数据总线，其中存取装置包括切换装置，在存储器装置存储特定数据时，用以自数据总线分别至额外的地址总线切换输入/输出端口的连接，藉以自外部将一地址输入给存储器装置的RAM，至额外的数据总线，用以对存储器装置的RAM写入及读出数据，同时至额外的控制总线，藉以自外部输入一读/写准许信号。在此微电脑中，当存储器装置存储特定数据时，切换装置可将输入/输出端口至数据总线的连接，分别切换至额外的地址总线，额外的数据总线，及额外的控制总线。如此，内部RAM可直接自外部被存取，特别当模拟被执行时，其可和执行速度一样快地自模拟芯片的微电脑存取RAM。根据本专利技术的第四方面，存取装置包括DMA控制装置，用以在存储器装置存储特定数据时，自外部直接存取RAM。此微电脑允许DMA控制装置在存储器装置存储特定数据时，直接自外部存取RAM。如此，内部RAM可被自外部直接存取，特别当模拟被执行时，其可能和执行速度一样快地自模拟芯片的微电脑存取RAM。根据本专利技术之第五方面的多微电脑包括主微电脑，其运作如系统的主要本文档来自技高网...

【技术保护点】
一微电脑，包括：一ＣＰＵ：一输入／输出端口；一存储器装置，其具有一ＲＡＭ；一组总线，连接于该ＣＰＵ，该输入／输出端口及该存储器装置，该组总线系包括一控制总线，一地址总线及一数据总线；存储器装置，用以存储一特定数据；及 存取装置，用以在该存储器装置存储该特定数据时，直接存取该ＲＡＭ。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：松井秀夫，北口裕次，西内泰树，
申请(专利权)人：三菱电机株式会社，三菱电气工程株式会社，
类型：发明
国别省市：JP[日本]