接口电路和数据处理装置与方法制造方法及图纸

一种数据处理装置，包括： 外部存储设备（２１）； 第一和第二存储器（２４，２５）； 用于交替存取所述第一和第二存储器以处理数据的数据处理单元（１１）；和 与所述第一、第二存储器以及与所述外部存储设备连接的用于根据从所述数据处理单元得到的指令在所述第一和第二存储器中的一个不是正在被所述数据处理单元存取的存储器与所述外部存储设备之间传输数据的数据传输单元（２６）。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术的背景专利
本专利技术涉及一种能在外部存储设备与CPU(中央处理单元)之间进行快速数据传输的接口电路。本专利技术还涉及一种能高速访问外部存储设备的数据处理装置与方法。相关技术说明通常的数据处理装置装有象硬盘或CD-ROM之类的处部存储设备，它执行其内部存储器与外部存储设备之间的数据传输以完成数据处理。然而与CPU的工作速度相比，外部存储设备的存取时间很慢，这种很低的速度降低了数据处理的吞吐量。特别是在处理大量位象数据或类似数据的应用场合需要花费时间与外部设备交换数据的情况下，这种低速度与操作者的想法相违背。本专利技术的概述因此，本专利技术的目的是提供用于在外部存储器设备与计算机内部存储器之间高速传输数据的方法与设备。该高速数据传输设备包括一个第一存储器，一个第二存储器，一用于与外部存储器设备交换数据的第一电路和一个与内部存储器交换数据的第二电路。该设备还包括一个将第一电路交替连接到第一存储器或第二存储器上并同时将第二电路交替连接到第二存储器或第一存储器上的另一个的数据开关电路。当第一电路被连接到第一存储器或第二存储器上时，数据就在外部存储器设备与第一存储器或第二存储器之间传输。当第二电路被连接到第一存储器或第二存储器上时，数据就在内部存储器与第一存储器或第二存储器之间传输。以上数据传输设备的一个优点是第一和第二电路能够同时执行不同的数据传输操作。例如，在内部存储器从第二存储器传输数据时外部存储器设备可以向第一存储器传输数据。当第一存储器装满数据时，第二存储器是空的。然后可以将外部存储器连接到第二存储器上。因此，当内部存储器继续从第一存储器传输数据时，外部存储器可以继续向第二存储器传输数据。因此可以在外部存储器设备与内部存储器之间几乎连续地传输数据。在一个优选实施例中，第一存储器和第二存储器以及内部存储器都是半导体设备。由于外部存储器设备是一个机械设备，因此数据传输时间较长。这样当外部存储器设备仍在工作时，内部存储器上的数据传输工作早已完成了。由于外部存储器设备是由本专利技术的数据传输设备控制的，因此计算机上的CPU通常处于闲置状态。本专利技术的一个方面是一种用于利用CPU闲置时间的方法。该数据传输设备还包括用于产生与数据切换有关的状态信号的单元。响应状态信号的软件驱动程序可以使其它软件程序在CPU不做数据传输工作的期间内运行。因此CPU不会处于闲置状态。由于本专利技术的数据传输设备与本专利技术的软件驱动程序在加快包括外部存储器设备存取在内的程序执行方面协同工作，因此本专利技术软件可以用来代替通用驱动程序(如IBM个人计算机的BIOS硬盘设备服务程序)。从下面对本专利技术的详细说明以及附图中可以理解上述性能和优点以及获悉其它的一些性能和优点。附图简要说明附图说明图1是一个说明根据本专利技术第一实施例的数据处理装置结构的原理图。图2是一个表示图1所示传输控制器结构的原理图。图3是一个说明从硬盘读出数据的时序与处理该读出数据的时序之间的关系的时序图。图4是一个用于解释一些构成位图数据的数据块的示意图。图5是一具表示在由位图数掘定义的位图上开设的窗口的示意图。图6是一个说明位图上窗口运动的示意图。图7是一个表示窗口内图象移动的示意图。图8A和图8B是表示窗口内图象移动的示意图。图9是一个说明改进型数据处理装置的原程图。图10是一个包含本专利技术第二实施例数据传输设备的计算机系统原理图。图11是一个表示数据传输设备的工作的流程图。图12是一个表示数据传输设备的另一种工作模式的流程图。图13示出了在数据传输设备工作期间各工作周期之间的相关时序。图14是一个在Windows环境下运行的含有本专利技术数据传输接口与软件驱动程序的计算机系统的原理图。图15是一个说明图14所示系统的工作的流程图。优选实施例的详细说明第一实施例下面说明根据本专利技术第一实施例的数据处理装置和接口电路。图1示出了第一实施例的数据处理装置的结构。如图所示，该数据处理装置包括CPU(中央处理单元)11，ROM13，视频RAM(VRAM)14和用于显示VRAM14中的内容的显示设备15。ROM13和VRAM14通过第一总线12与CPU11连接。CPU11负责对数据进行处理以及对系统进行总的控制。第一总线12是按照例如EISA标准设计的，包括一条数据总线，一条地址总线和一条控制总线。ROM13中储存了由CPU11执行的控制程序和固定数据等。VRAM14储存用于定义显示图象的位图数据。显示设备15由CRT，液晶显示设备或其它类似的设备组成。该数据处理装置还包括一个诸如硬盘或CD-ROM之类的外部存储设备(辅助存储设备)21。在本实施例中，外部存储设备21是一个硬盘。符合SCSI(小型计算机系统接口)标准的硬盘21经并行线与SCSI接口22相连接。按照本实施例，光栅型(位图型)图象数据串行储存到硬盘21中以保证快速存取。SCSI接口22被连接到传输接口23上。传输接口23上具有被CPU11访问的第一存储器24和第二存储器25以及传输控制器26。第一存储器24和第二存储器25都是由类似双口SRAM存储器的双口快速存储器组成的，第一存储器24和第二存储器25的第一口经第二总线27与CPU11相连接。CPU11通过第一口从存储器24和存储器25读出数据或向它们写入数据，第二总线27符合例如EISA标准。传输控制器26与第一存储器24和第二存储器25的第二口，SCSI接口22和第二总线27相连接，在CPU11的控制下它控制硬盘21与存储器24，存储器25之间的数据传输。如图2所示，传输控制器26具有一个SCSI口31，一个CPU口32，一个第一口33，一个第二口34，一个寄存器35，一个第一传输电路36，一个FIFO(先入先出存储器)37，一个第二传输电路38，一个第一地址计数器39，一个第二地址计数器40和一个控制器41。SCSI口31经互斥线路连接到SCSI接口22上。CPU口32连接到第二总线27上。第一口33经互斥线路连接到第一存储器24的第二口上。第二口34经互斥线路连接到第二存储器25的第二口上。由CPU11设置的标志、读写指示数据、首地址等被放置到寄存器35中。第一传输电路36在FIFO37与SCSI接口22(硬盘21)之间传输数据。第二传输电路38在FIFO37与第一存储器24或第二存储器25之间传输数据。第一传输电路36和第二传输电路38比如由DMA(直接存储器存取)电路构成。第一传输电路36以比如20MHZ的工作时钟工作，第二传输电路38以比如40MHZ的工作时钟工作。FIFO37对第一传输电路36的数据传输率与第二传输电路38的数据传输率之间的差异起缓冲作用，它位于第一传输电路36与第二传输电路38之间用于这两者之间的数据交换。第一地址计数器39计算第一存储器24的地址。第二地址计数器40计算第二存储器25的地址控制器41控制传输控制器26的内部电路的各部分的工作。下面说明传输接口23的基本工作。以从硬盘21中读取大量的将被CPU11处理的数据的情况开始。CPU11经第二总线27向传输控制器26提供指示数据阅读的指令、提供硬盘21中储存被读数据的区域的首(起始)地址和提供传输请求信号(DMA请求)。传输请求信号(DMA请求)包括指示第一存储器24和第二存储器25本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：庄司涉，田大介，中岛一郎，
申请(专利权)人：软体未来设计股份有限公司，
类型：发明
国别省市：