高速傅里叶变换装置、高速傅里叶反变换装置及方法制造方法及图纸

一种高速傅里叶变换装置及方法是对存储于ＲＡＭ中第偶数次符号及存储于ＲＡＭ１０１中等奇数次符号，通过ＲＡＭ地址生成部分生成的ＲＡＭ地址，由蝶形运算部分进行高速傅里叶变换。ＲＡＭ地址变换部分是将输入输出临时地址仅进行输入输出用位反向符号的指示次数的位反向处理，在变换输入输出用实际地址的同时，将蝶形运算用临时地址仅进行蝶形运算用位反向信号的指示次数的位反向处理，变换蝶形运算用实际地址。该装置及方法可实现符号输入和符号输出的重叠。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及进行高速傅里叶变换的高速傅里叶变换装置及方法，具体地说是提供一种高速傅里叶变换装置及方法，一种可变位反向电路，一种高速傅里叶反变换装置及方法以及一种正交频率分割多路式接收及发送装置。近几年，伴随着数字通信技术与半导体集成技术的进步，推进电视、无线电广播的数字化。在使用地波的数字广播中，调制解调方式多采用OFDM(正交频率分割多路)。在信息容量有限的频率域中，OFDM是一种高效率传输方式，具有把对多通路的干扰很强的地波转作广播的特点。但是，用OFDM需要进行数千采样的大规模高速傅里叶变换，为了实用化，降低高速傅里叶变换装置的成本成为重要课题。列举已有的高速傅里叶变换装置，如，A.Delaruelle et al.“单路数字音频广播用解调集成电路”(IEEE集成电路例行讨论会，1994.5月)所记载的那样。该高速傅里叶变换装置包括，三个RAM存储器(随机存取存储器)，将其中一个作为存储输入数据的输入缓冲用RAM，将另外二个作为存储运算时的中间数据及输出数据的高速傅里叶变换用RAM。将进行傅里叶变换的采样数单位的数据作为1个符号，和在连续的多个符号的处理中，使用二个高速傅里叶变换用RAM对当前符号进行处理，同时，将下一个符号的输入数据存储于输入缓冲用RAM中。并且，列举另一个已有的高速傅里叶变换装置，如，E.Bidet et al.“一个单芯片快速8192复数点傅里叶变换装置”(IEEE集成电路例行讨论会，1994年5月)所记载的那样，该高速傅里叶变换装置具有作为存储器对运算器间规定段数的流水线寄存器，进行使各运算器流水线动作的处理。使用流水线寄存器时，在存储容量方面与使用二个RAM是等效的，由处理终了的数据开始顺序输出，存在输入数据与输出数据顺序不同的问题。使用调制解调的高速傅里叶变换装置时，为简化高速傅里叶变换以后的处理，希望输入数据与输出数据的顺序相同，追加数据表式替换用RAM进行输出数据的表式替换。其结果，存储容量与所述使用三个RAM的高速傅里叶变换装置等效。高速傅里叶变换装置需要存储1个符号单位的输入数据、运算时的中间数据以及输出数据的存储器。并且在使用调制解调的高速傅里叶变换装置中，由于需要进行连续多个符号的处理，更需要存储对当前符号处理和并列下一个符号的输入数据的存储器。这些存储器占高速傅里叶变换装置的大部分，在必要时减少存储容量，由此可实现高速傅里叶变换装置的低成本化。作为已有高速傅里叶装置所示的二个例子其存储容量是同等级的。但是，由于用ASIC等实现时，可使用RAM程序库作为存储器的前一种方法有利于低成本化，多用ASIC等构成前一种方法。但是象前一种那样用RAM构成的存储器，由于共需三个具有可存储一个符号单位数据的存储容量的RAM，一个RAM作为输入缓冲用，二个RAM作为高速傅里叶变换用，因此，存在增大高速傅里叶变换装置的电路规模的问题。该问题随着当一个符号的采样数增加，而更为显著。所以，用本专利技术，将存储于高速傅里叶变换用RAM中的输出数据读出之后，如可对该高速傅里叶变换用RAM写入下一个符号的输入数据的话，可使高速傅里叶变换用RAM具有输入缓冲用RAM的功能，以省略输入缓冲用RAM为新着眼点。在省略输入缓冲用RAM时，高速傅里叶变换进行如下首先，将输入数据存储于高速傅里叶变换用RAM中，在该高速傅里叶变换用RAM中一边存储中间数据，一边进行蝶形运算，最后将存储于高速傅里叶变换用RAM中的数据读出作为输出数据。但是在这种情况下，又产生了新的问题。以存储于高速傅里叶变换用RAM中的输入输出数据作为着眼点，由于高速傅里叶变换算法的特点，表示符号中的顺序的索引是通用的，输入数据及输出数据不存储于高速傅里叶变换用RAM的同一地址。因此，在通常的构成中，由于将存储于RAM中的输出数据读出之后按地址的顺序写入下一个符号的输入数据，输入数据与输出数据的顺序不同，为了使输入数据和输出数据的顺序相同，如将输入数据或是输出数据存储于RAM之后，进行数据的表式替换，在这种情况下，需要追加可存储一个符号单位的数据的存储容量的数据表式替换用RAM，因此，其结果仍不能削减存储容量。鉴于上述问题，本专利技术在高速傅里叶变换中，以削减存储容量，实现低成本化为课题。为解决上述课题，本专利技术在一个符号的输出数据和下一个符号的输入数据中，表示符号的顺序的索引是通用数据，可存储于RAM的同一地址，每次变换存取RAM地址的符号。换言之，通过地址变换与实现数据的表式替换作用等同。并且，使用位反向处理变换地址，通过对基准地址每次把位反向次数用符号进行变化，进行地址变换。并且，本专利技术在一个符号的输出数据和下一个符号的输入数据中，表示符号中的顺序的索引是通用数据，可存储于RAM的同一地址，用每个符号变更实行高速傅里叶变换处理。例如每次交替进行用时间间隔方法的蝶形运算和用频率间隔方法的蝶形运算的符号。由于用时间间隔方法和频率间隔方法与作为高速傅里叶变换是等效的，输入数据的顺序与输出数据的顺序的关系是对称的。利用此点，通过交替进行时间间隔方法和频率间隔方法，不需要数据表式替换。根据此种构成，可将读出输出数据后的RAM的空区域作为存储下一个符号的输入数据的输入缓冲器使用，可省略输入缓冲用RAM。RAM将存储的一个符号的输出数据读出之后，在同一地址写入下一个符号的输入数据。因此，在连续多个符号中，使用第一RAM进行第偶数次符号的处理，同时，使用第二RAM进行第奇数次符号的处理，所以，可由二个RAM构成。具体地说，本专利技术之一的解决手段是一种作为进行高速傅里叶变换的高速傅里叶变换装置，包括将进行高速傅里叶变换的数据用统一符号每次存储输入数据的RAM存储器；和对所述RAM存储的输入数据用蝶形运算进行高速傅里叶变换处理(FFT处理)的FFT处理部分；所述RAM对该RAM存储的一个符号的输入数据通过所述FFT处理部分的FFT的处理的结果数据作为所述一个符号的输出数据存储；所述FFT处理部分是在将一个符号的输出数据及该符号的下一个输出数据存储于所述RAM中的其他符号的输入数据中，表示符号中的顺序的索引是通用数据，存储于所述RAM的同一地址，进行FFT处理。根据本专利技术之一的高速传里叶变换装置，通过FFT处理部分的FFT处理，在一个符号的输出数据和下一个符号的输入数据中，表示符号中的顺序的索引是通用数据，可存储于RAM的同一地址，为此，可将读出输出数据后的RAM的空区域作为存储下一个符号的输入数据的输入缓冲用RAM，无需增加数据表式替换用RAM，可省略输入缓冲用RAM。因此，在高速傅里叶变换中，能够削减需要的存储容量。而且，在本专利技术之一中，在高速傅里叶变换装置中的FFT处理部分包括RAM地址生成部分，生成所述RAM的存取地址，通过该RAM地址生成部分生成的地址，存取所述RAM；所述RAM地址生成部分是在将一个符号的输出数据及该符号的下一个输出数据存储于所述RAM中的其他符号的输入数据中，表示符号中的顺序的索引为通用数据，存储于所述RAM的同一地址，把生成的地址用每个符号进行变换。根据上述本专利技术之一，即RAM地址生成部分用每个符号变换存取RAM地址，因此，在一个符号的输出数据和下一个符号的输入数据中，表示符号中的顺序的索引是通用数据，可本文档来自技高网...

【技术保护点】
一种高速傅里叶变换装置是进行高速傅里叶变换的傅里叶变换装置，其特征在于： 包括用统一符号每次将进行高速傅里叶变换的数据存储输入数据的ＲＡＭ（随机存取存储器）； 和对所述ＲＡＭ存储的输入数据用蝶形运算进行高速傅里叶变换处理（ＦＦＴ处理）的ＦＦＴ处理部分； 所述ＲＡＭ对该ＲＡＭ存储的一个符号的输入数据通过所述ＦＦＴ处理部分的ＦＦＴ的处理的结果数据作为所述一个符号的输出数据存储； 所述ＦＦＴ处理部分是在将一个符号的输出数据及该符号的下一个输出数据存储于所述ＲＡＭ中的其他符号的输入数据中，表示符号中的顺序的索引是通用数据，存储于所述ＲＡＭ的同一地址，进行ＦＦＴ处理。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中居祐二，古田晓广，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]