无需附加硬件即可对PC卡上的FPGA编程的方法和装置制造方法及图纸

本发明专利技术的概念包括无需对电话进行手动操作而对硬件电子电路进行编程和更新的方法和电路。本发明专利技术的硬件电路包括一个ＥＥＰＲＯＭ设备（１２）和一个ＦＰＧＡ设备（１６），该设备可通过一个计算机总线系统和一个连接在所述设备之间的ＭＵＸ元件（１４）而被访问。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及对现场可编程门阵列进行编程的领域。特别涉及在终端用户使用过程中和在所述现场可编程阵列上开发用以实现一些新功能的电路的过程中改进其用途。在此缩写为FPGA的现场可编程阵列一般用于实现某些计算功能，这些计算功能运行基本的硬件相关功能，用以控制诸如视屏、打印机、网络卡之类的计算机外设的基本功能。它们还用于需要大量基本算术计算的应用程序中，例如在图形处理应用程序中需要快速执行的乘法和加法操作。FPGA被用于实现在大量(达到1百万)内接电路中所实现的计算功能性。这么多电路的设计和实现需要一个专用硬件的帮助，例如用Byte BlasterMV硬件设备，它依次与工作站的串联或并联的端口之一相连接，该工作站依次用作具有专用软件工具的开发平台。这如图2所示，其中一个PCI卡18与一个位于PC机外部的外部硬件32相连接。一个逻辑电路34用为开发FPGA的配置数据来控制和编程FPGA16，并向FPGA传送在系统启动时总线系统检测PCI卡所需的配置数据。这种现有技术的开发环境需要附加的硬件或被称为PROM的可编程只读存储器设备。包含新功能的开发模式被传送给位于包括了FPGA的已被开发的PC卡之上的PROM。在开发人员的工作站通电之后，PROM控制和执行FPGA的配置。然后，在操作的过程中检测FPGA的功能。如果模式需要进一步更新，则必须使用一个新的PROM，因为用过的PROM不能重写。另外，还可以用缩写为EEPROM的电可擦PROM来代替PROM。它们在进行更新时能够进行重写，但是为了控制对EEPROM的写进程，仍然需要外部硬件。在开发FPGA功能的过程中，或在一个终端用户由于更新或扩展该卡的功能性而想更换一个包含所述FPGA的PC卡18时，由于任一更新或变换的功能已编入卡中需要进行与该卡有关的手动接入以在后一种情况下用另一个卡来替换这个卡或者在由一个FPGA开发商情况下来至少替换所用的PROM以对FPGA编程。基本上，任何取代更新的新功能在一个FPGA上实现的方式是相同的。但是，任何对PC卡的手动操作都会引起额外的工作并具有例如由于带给任何敏感区域的静电而毁坏计算机内相连的其它硬件的危险性。因此，本专利技术的一个目的是提供一种方法和电路，以在终端用户的使用过程中和能够实现所述FPGA的某些新功能的电路的开发过程中改进FPGA的使用。本专利技术的这些目的是通过独立权利要求中所述的特征来实现的。本专利技术的概念包括无需对电路进行手动操作而对硬件电子电路进行编程和更新的方法和系统。依据本专利技术的基本概念，提出了首先物理连接相关卡上的一个PROM或一个EEPROM设备。这个设备被串行访问并向FPGA输入一个串行数据流，当这在FPGA将被通知给计算机的总线系统，例如一条PCI总线和为了能够通过一个常规的设备驱动器而访问该卡的时候这是非常有必要。如上所述，FPGA在计算机下一次通电时由PROM自动配置，它表示对将由计算机上的BIOS正确检测的PCI卡的一个请求。本专利技术的硬件电路配置包括一个EEPROM设备和一个FPGA设备，该设备可通过一个计算机总线系统和一个连接在所述设备之间的MUX元件而可被访问。在该电路配置中，所述PROM设备配置来包括用于由所述总线系统正确识别FPGA的控制数据和一个用于通过一个象联合检验活动组(JTAP)那样的EEPROM-FPGA接口对所述EEPROM设备进行编程的逻辑有效电路。依据本专利技术，为了将所述FPGA正确连接到所述总线系统和初始化包括所述EEPROM在内的所述FPGA配置，可控制上述MUX元件来选择所述PROM设备或所述EEPROM设备或所述FPGA设备来从所述设备中读取数据。上述电路可被用于执行各种FPGA的内容更新，而无需对卡进行物理访问。这是通过如下操作实现的在第一步，如上所述FPGA以从磁盘接收的模式对EEPROM编程。然后，MUX被切换到能够从EEPROM读取数据并按照预定方式将经过编程的开发模式传送给FPGA。PROM只用于将信息传递给在第一次启动时由BIOS识别PC卡所需的FPGA。因此，本专利技术的特征在于以双重方式配置FPGA设备，第一种方式用于对所需的磁盘通信进行初始化，而第二种方式用于根据EEPROM的内容进行重新配置。与现有技术中所拟订的方法相比，依据本专利技术的方法和电路具有无须对包括FPGA的卡进行物理访问即可对FPGA编程的优点。因此，减少了平均的开发时间，降低了成本。而且不需要计算机之外的额外硬件。而且，构造一个能够容易地被重新编程以执行一个与以前相比较有扩展功能的通用PC卡是可能的。或者说只要需要就可执行一个完全不同的功能是可能的。因此，本专利技术增加了FPGA硬件的灵活性而不仅限于一个单独的目的。本专利技术以实施例的形式进行说明，并且不受限于下述附图，其中附图说明图1是示出了依据本专利技术最佳实施例的电路的基本元件的结构简图，图2是示出了依据现有技术的电路的基本元件的结构简图，图3是示出了依据本专利技术第一和第二方面的方法的基本步骤的方框图。下面参照附图，特别是图1，对依据本专利技术的电路的基本元件进行描述。一个PROM10和一个EEPROM12通过一个多路转接器14与位于依据本专利技术而生成的通用PC卡上的一个FPGA相连。图1中用虚线包括的以标记18表示的区域即为该PC卡。FPGA右侧的40条线作为输入/输出线，表示与计算机PCI总线系统的连接。PROM10和EEPROM12都有一条时钟线和一条数据线分别连接到各自在MUX14的入口。从MUX有一对时钟线和数据线输出到各自在FPGA16的入口。可通过一条MUX CTL线来控制MUX元件14，以便在所述线为无效时从PROM10读取数据或在所述线被切换到有效时从EEPROM12中读取数据。参照上述所引用的现有技术，为了从FPGA对EEPROM编程，在FPGA16和EEPROM12之间还具有四个连接元件TCK，TDI，TMS和TDO。从FPGA16的一个输出到EEPROM12的一个输入还有一条信号线INIT_CONFIG，其操作将在后面予以详述。为了便于作为一个PCI总线合作设备的BIOS在计算机启动时识别FPGA和通过一个设备驱动器访问FPGA，PROM10包括FPGA配置所需的所有配置数据。而且，它还包括通过上述JTAG接口对EEPROM12进行编程所需的所有逻辑电路。下面将参照图3详细说明对EEPROM和FPGA编程的基本步骤。在步骤110进行通电之后，在步骤120利用PROM的内容自动配置FPGA16。在BIOS提示之后，FPGA发送表示其存在的信号。FPGA具有PCI目标设备功能，从而能够与一个设备驱动器进行通信。在本专利技术方法的第一方面，将通过上述被重新更新的FPGA开发模式对用于对FPGA编程的EEPROM进行编程，此过程对应于判断130的YES分支。在步骤140，由任一种现有的设备驱动器从例如一个磁盘中读取该模式，即配置数据，其中模式开发工具对该磁盘进行写操作，在步骤150，通过上述在FPGA中可实现的专用功能，将这些数据编程到EEPROM12中。特别是，象现有技术一样，如图1所示使用专门的JTAG信号时钟(TCK)，数据输入(TDI)，模式选择(TMS)和数据输出(TDO)。从而完成对EEPROM的编程。然后通过本文档来自技高网...

【技术保护点】
一种依据由计算机设备上的开发工具开发的模式，利用配置数据对现场可编程门阵列（ＦＰＧＡ）（１６）进行编程的方法，其特征在于该方法包括步骤： 由一个设备驱动器从所述计算机设备的一个存储设备中读取（１４０）所述模式， 借助于能够在所述ＦＰＧＡ（１６）中实现的专用的功能，将所述模式编程（１５０）到一个通过ＭＵＸ元件（１４）与所述ＦＰＧＡ（１６）相连的ＥＥＰＲＯＭ（１２）中， 为了能够从所述ＥＥＰＲＯＭ（１２）进行读取，将ＭＵＸ元件（１４）切换（１６０）到所述ＦＰＧＡ（１６），以及 通过将所述模式从所述ＥＥＰＲＯＭ（１２）传送到所述ＦＰＧＡ（１６）而触发（１７０）所述ＦＰＧＡ（１６）的配置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：H贝尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]