集成电路中的保存-恢复制造技术

在描述的实例中，用于保存及恢复设计块状态的电路包含：第一存储器，其经配置以接收102第一数据的不同部分且依第一顺序将其存储于不同第一存储器中；及第二存储器112，其耦合到第一存储器102。具有最多存储器单元106的第一存储器102具有N个存储器单元106。具有较少存储器单元106的第一存储器102具有M个存储器单元106。当保存状态时，来自不同第一存储器102的第一数据依第二顺序写入到所述第二存储器112的不同对应区域作为第二数据。所述第二顺序重复存储于具有较少单元106的对应第一存储器102的使用所述第一顺序确定的循序前N mod M个单元106中的所述第一数据的部分。当恢复状态时，第二数据从所述第二存储器112读取且依所述第一顺序存储于对应第一存储器102中；重复部分重复存储于具有较少单元106的对应第一存储器102中。

【技术实现步骤摘要】
【国外来华专利技术】集成电路中的保存-恢复
技术介绍
本申请案大体上涉及电子电路中的节能，且更特定来说，涉及集成电路中的保存-恢复功能性。集成电路(IC)可包括例如输入/输出、控制、编码及解码的各种功能块。系统将电力引导到IC，且IC将电力引导到组件功能块以使IC及功能块(分别)保持有源且使其能够按需即时执行其相应功能。(“设计块”是指IC或功能块。)当未使用由设计块执行的功能时，可使设计块空闲。然而，即使在空闲时，有源设计块将继续消耗电力以维持包括设计块的存储器元件(例如触发器及寄存器)的内容的当前状态(还称为设计块的背景或配置)。如果有源设计块掉电以降低功耗，那么其当前状态会丢失，这可导致错误或需要重新初始化设计块，其中任一者通常都将花费电力及时间来解决。保存-恢复(SR)是一种使处于特定操作状态的设计块能够掉电且稍后再加电且返回到相同操作状态以降低电力及时间成本的方法。为了执行SR，设计块的操作状态在设计块掉电之前存储于裸片上存储器中。当设计块再次加电时，操作状态信息从裸片上存储器检索且用于重建设计块中的操作状态。扫描链可用于测试设计中。扫描链通常包括时控、串行连接的触发器，其经连接以在断言扫描启用信号时加载由设计块中的存储器元件存储的数据。扫描链长度(不同扫描链中单元(例如触发器)的数目)可由于例如时钟域混合约束、存储器链、物理设计及平面图要求及电力域合并而不同。扫描元件(例如单元及控制元件)通常需要在同一时钟域内(同步时控)。而且，单独电力域通常具有单独、专用扫描链，其在相应电力域“接通”(有源)时在由相应电力域提供的电力模式中是有源的。图1A展示用于使用扫描链102保存设计块的状态的现有技术电路的实例框图100。(为了方便，扫描链102称为从顶部扫描链102(链1)到底部扫描链102(链4)编号。)表示设计块的状态的位104首先从设计块存储器元件加载到多个扫描链102的单元106中。(未展示设计块及用于将状态信息从设计块加载到扫描链102中的结构。)个别位104对应于设计块中的相应存储器元件的状态。扫描链102经连接以输出到SR控制块108。SR控制块108经连接以将包含时钟130的控制信号输出到扫描链102。SR控制块108还经连接以将从相应扫描链102的末端单元110输出的位104存储到存储器112，其中在图1A(及后续图)中，末端单元110希望识别离每一相应链中的最右单元。举例来说，链1包含五个单元106，其中从左到右的第五单元还是末端单元110，因为其经连接以将其存储位输出到SR控制块108。作为另一实例，链3(其包含比链1少的单元106)包含三个单元，其中从左到右的第三单元还是末端单元110，其同样经连接以将其存储位104输出到SR控制块108。存储器112具有多行114及多列116的存储器单元118。SR控制块108通过通常将每扫描链102的末端单元110的一个位104复制到相应行114接着被写入来一次将位104存储到存储器单元118的行114。因此，存储器单元118的个别列116对应于个别相应扫描链102；从扫描链102读出的位104经存储到对应列116中的存储器单元118中。行114被编号一(1)到五(5)(五是扫描链102的最长者的长度)，且列116被编号一(1)到四(4)(四是扫描链102的数目)。在图1B到1F中，从SR控制块108到存储器112的箭头指示刚从扫描链102加载数据的存储器112的行114。图1B展示用于在图1A之后经过一个时钟130循环之后使用扫描链102保存设计块的状态的现有技术电路的实例框图120。扫描链102由从SR控制块108接收的时钟信号130时控。时钟130致使扫描链102使由扫描链102的单元106存储的位104在相应扫描链102的末端单元110的方向上连续前进到相应扫描链102的相邻后续单元106。扫描链102的末端单元110将其存储位104输出到SR控制块108，SR控制块108依序将位104存储于一行存储器单元118中。因此，在图1B中，来自先前图1A的末端单元110的位104(即，1100)已写入到存储器100的行114编号(1)中。此外，每一扫描链102中的位104已每扫描链102连续前进一个单元106。位104的连续前进(本文中还称为位104的迭代前进或逐步移动位104)意味着：如果位104存储于扫描链的串行连接单元106中(其为了参考在图1C的定向上考虑为从左到右且为了连接称为单元A、B及C)，那么由于单元106A、B、C经串行连接A→B→C使得C是末端单元110，所以单个迭代前进将输出存储于单元106C中的位104，致使存储于单元106B中的位104存储于单元106C中，且致使存储于单元106A中的位104存储于单元106B中。(因此，时钟130用作致使位104连续前进通过扫描链102的传播信号。在一些实施例中，可使用除时钟130之外的传播信号。)图1C展示用于在图1A之后经过两个时钟130循环之后使用扫描链102保存设计块的状态的现有技术电路的实例框图122。如图1C中展示，由SR控制块108输出的时钟130循环致使扫描链102迭代由扫描链102存储的位104的连续前进且循序地将扫描链102的内容输出到SR控制块108。因此，在图1C中，来自先前图1B的末端单元位(即，0001)已写入到存储器112的行号(2)中。因为从扫描链102的末端单元110输出的位104经存储于存储器单元的对应列116的序列行中，所以扫描链102的内容在存储器112中逐步重构，从扫描链102转置到存储器列116。图1D展示用于在图1A之后经过三个时钟130循环之后使用扫描链102保存设计块的状态的现有技术电路的实例框图124。如图1E中展示，因为链3仅具有三个单元106，所以其现已输出所有三个其存储位104且为空的。图1E展示用于在图1A之后经过四个时钟130循环之后使用扫描链102保存设计块的状态的现有技术电路的实例框图126。如图1E中展示，因为链2仅具有四个单元106，所以其现已输出所有四个其存储位104。而且，因为链3在图1D之后为空的，所以SR控制块108不存在要存储于定位于存储器112的行号(4)、列(3)(在(行,列)惯例中还称为(4,3))处的存储器单元118中的位104。图1F展示用于在图1A之后经过五个时钟130循环之后使用扫描链102保存设计块的状态的现有技术电路的实例框图128。如图1F中展示，所有扫描链102现已输出所有其存储位104。而且，因为链2及3在图1D之后为空的，所以SR控制块108不存在要存储于存储器单元118(5,2)及(5,3)处的位104。因此，存储器单元118(4,3)、(5,2)及(5,3)未由SR控制块108指派。图1G展示用于保存设计块的状态的存储器112的现有技术实例框图132。存储器112可被视作先进先出(FIFO)；此反映已用于状态保存过程的连接。而且，如关于状态保存过程描述，扫描链102被一起时控。因此，如果图1F中展示的存储器112状态用于通过从存储器112的顶部逐行读取来将状态数据重新加载到扫描链本文档来自技高网...

【技术保护点】
1.一种用于保存及恢复设计块的状态的电路，其包括：/n多个第一存储器，其经配置以在初始化动作期间从所述设计块的存储器元件接收第一数据且依第一顺序将所述第一数据的不同部分存储于所述第一存储器的不同者中，所述第一存储器的不同者具有不同数目个存储器单元，具有最多存储器单元的所述第一存储器中的若干者具有N个存储器单元，且具有较少存储器单元的所述第一存储器中的若干者具有M个存储器单元；/n第二存储器，其耦合到所述第一存储器且经配置使得：/n在保存状态动作期间，所述第一数据从所述第一存储器读取且存储于所述第二存储器中，存储于所述第一存储器的不同者中的所述第一数据的所述部分依第二顺序写入到所述第二存储器的不同对应区域作为第二数据，使得所述第二顺序包含存储于具有较少存储器单元的所述第一存储器的对应者的使用所述第一顺序确定的循序前N mod M个存储器单元中的所述第一数据的重复部分；及/n在恢复状态动作期间，所述第二数据的不同部分从所述第二存储器读取且依所述第一顺序存储于所述第一存储器的不同对应者中，且所述重复部分依所述第一顺序存储于其中已存储所述第二数据的相同部分的具有较少存储器单元的所述第一存储器的对应者中。/n...

【技术特征摘要】
【国外来华专利技术】20181228 US 16/235,8971.一种用于保存及恢复设计块的状态的电路，其包括：
多个第一存储器，其经配置以在初始化动作期间从所述设计块的存储器元件接收第一数据且依第一顺序将所述第一数据的不同部分存储于所述第一存储器的不同者中，所述第一存储器的不同者具有不同数目个存储器单元，具有最多存储器单元的所述第一存储器中的若干者具有N个存储器单元，且具有较少存储器单元的所述第一存储器中的若干者具有M个存储器单元；
第二存储器，其耦合到所述第一存储器且经配置使得：
在保存状态动作期间，所述第一数据从所述第一存储器读取且存储于所述第二存储器中，存储于所述第一存储器的不同者中的所述第一数据的所述部分依第二顺序写入到所述第二存储器的不同对应区域作为第二数据，使得所述第二顺序包含存储于具有较少存储器单元的所述第一存储器的对应者的使用所述第一顺序确定的循序前NmodM个存储器单元中的所述第一数据的重复部分；及
在恢复状态动作期间，所述第二数据的不同部分从所述第二存储器读取且依所述第一顺序存储于所述第一存储器的不同对应者中，且所述重复部分依所述第一顺序存储于其中已存储所述第二数据的相同部分的具有较少存储器单元的所述第一存储器的对应者中。


2.根据权利要求1所述的电路，其中所述恢复状态动作期间的所述存储动作致使所述第一数据的相同部分存储于相同于所述初始化动作期间的所述存储动作的所述第一存储器中。


3.根据权利要求1所述的电路，其中所述第一存储器是扫描链。


4.根据权利要求1所述的电路，其中所述第二顺序是来自具有最多存储器单元的所述第一存储器而非具有较少存储器单元的所述第一存储器的所述第一顺序的一对一映射。


5.根据权利要求1所述的电路，其中具有较少存储器单元的所述第一存储器的不同者的所述数目M可不同。


6.根据权利要求1所述的电路，其中所述第一存储器的相应者的所述存储器单元串行耦合，且所述第一存储器经配置使得数据经存储于所述第一存储器中且通过将经存储数据连续传播到所述第一存储器的相应输出来从所述第一存储器读取。


7.根据权利要求6所述的电路，
其中具有较少存储器单元的所述第一存储器的依序前几个存储器单元经配置以临时成为所述第一存储器的相应者的第一存储器单元以从所述存储器元件接收所述第一数据；
其中具有较少存储器单元的所述第一存储器的所述输出经耦合到所述第一存储器的相应者的第(N-M)存储器单元；且
其中具有较少存储器单元的所述第一存储器的相应者的第M存储器单元经耦合以将经存储数据连续传播到所述相应第一存储器的所述第一存储器单元。


8.根据权利要求1所述的电路，其中所述第二顺序包含存储于循序前NmodM个存储器单元中的所述第一数据的所述部分，且针对NmodM＝N-X*M，所述第二顺序包含存储于所述M个存储器单元中的所述第一数据的X个副本，其中X是非负整数。


9.一种用于保存及恢复设计块的状态的电路，其包括：
多个扫描链，所述扫描链的不同者具有不同数目个串行耦合的存储器单元，所述扫描链的最长者具有N个存储器单元，所述扫描链的较短者具有M个存储器单元，所述扫描链的相应者的第一存储器单元的输入经耦合以从所述设计块的存储器元件接收状态数据及从存储器控制器接收数据，所述最长扫描链的第N存储器单元的输出经耦合到所述存储器控制器，所述较短扫描链的第M存储器单元的输出经耦合到所述较短扫描链的相应者的第一存储器单元的输入，所述较短扫描链的第(NmodM)存储器单元的输出经耦合到所述存储器控制器，所述存储器单元经配置以输出经存储数据且在所述扫描链接收传播...

【专利技术属性】
技术研发人员：P·萨巴尔瓦勒，I·普拉萨潘，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US