表面计算机及使用表面计算机的计算方法技术

表面计算机包括：地址发生器，用于生成地址，供调整有关至少一个存储区域的表面区域数据；以及并行计算机，在地址发生器后级提供，具有多个单元计算机。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及表面计算机及计算方法，通过同时对二维区域单元的二维区域中所包含的计算数据进行计算，所述表面计算机及计算方法能够在诸如物理计算、环境计算、行为计算、情绪计算等的各种类型的复杂计算中执行快速计算。
技术介绍
近来，自然科学和工程技术的各个领域有了显著发展。在自然科学和工程技术中，需要大量的物理计算。例如，在太空开发项目、流体动力学以及量子力学领域，都需要进行大量的矩阵计算。当这样的计算需要高速进行时，必须对计算机进行优化。传统的计算机，尤其是个人计算机，已经发展到足以超过老式通用计算机(称作“主机”)。然而，这样的人计算机难以高速进行上述大量计算，或者说，这样的个人计算机要花长时间来进行上述计算。可以认为计算机中出现的数据传输速度、数据处理速度等的延时是妨碍个人计算机高速进行大量计算的原因。因此，对于需要进行上述大量计算的开发人员、研究人员，早就希望有能够高速进行大量计算的计算机。专利技术概述因此，本专利技术的一个目的是提供一种具有新颖体系结构的计算机及使用这种计算机的计算方法，所述计算机和所述方法能够高速进行大量计算。为此，根据本专利技术的第一方面，提供了一种表面计算机，它包括地址发生器，用于生成地址，供调整关于至少一个存储区域的表面区域数据；以及并行计算机，在地址发生器的后级提供，具有多个单元计算机。根据本专利技术的第二方面，表面计算机包括地址发生器，用于产生地址，供调整有关至少一个存储区域的表面区域数据；并行计算机，在地址发生器的后级提供，具有多个单元计算机；以及存储单元，它连接到所述并行计算机。根据本专利技术的第三方面，表面计算机包括地址发生器，用于产生地址，供调整有关至少一个存储区域的表面区域数据；以及并行计算机，在地址发生器的后级提供，具有多个单元计算机，其中由构成指令字的操作数所指定的区域为线(line)。根据本专利技术的第四方面，表面计算机包括地址发生器，用于产生地址，供调整有关至少一个存储区域的表面区域数据；以及并行计算机，在地址发生器后级提供，具有多个单元计算机，其中由构成指令字的操作数所指定的区域为二维扩充的表面区域。根据本专利技术的第五方面，表面计算机包括数据总线，具有大的总线宽度，允许形成在一个芯片上的处理块和存储块连接在其中。在表面计算机中，处理块包括地址发生器和并行计算机，地址发生器用于产生地址，供调整有关存储区域的表面区域数据，并行计算机在地址发生器后级提供，并行计算机具有多个单元计算机，而存储块包括DRAM。根据本专利技术的第六方面，表面计算机包括地址发生器；处理块，它具有包含多个单元计算机的并行计算机；存储块；数据总线，它具有大的总线宽度，并允许处理块和存储块连接在其中；计算方法包括地址生成步骤，用于使地址发生器生成地址，供调整有关存储区域的表面区域数据；以及处理步骤，用于使并行计算机处理表面区域数据。附图简述附图说明图1是根据本专利技术的表面计算机的构造的方框图；图2是流程图，说明图1所示表面计算机的操作；图3A和3B说明表面区域的放大处理；图4A和4B说明该表面区域的缩小处理；图5A和5B说明内插值(inner interpolation)处理；图6说明模式匹配处理；图7A、7B及7C说明传统的SISD、SIMD类型计算机和表面计算机之间的差异；图8说明利用SISD类型计算机进行矩阵计算时的计算处理；图9说明利用SIMD类型计算机进行矩阵计算时的计算处理；图10说明利用表面计算机进行矩阵计算时的计算处理；图11是对表面计算机中的计算处理的说明；图12是方框图，说明表面计算机的重要部分的另一个构造；图13说明指令字；图14说明操作数示例及表面计算机的插值操作；图15说明处理器阵列的并行处理；图16说明在表面计算机用作协处理器的构造中的指令和数据流；图17说明表面计算机的条件转移；图18说明表面计算机的直接操作数；图19A、19B、19C及19D说明利用两个操作数、三个操作数及四个操作数的计算处理；图20说明表面计算机的一个示例计算；以及图21说明表面计算机的另一个示例计算。最佳实施方案说明参照附图来说明根据本专利技术的一种表面计算机及使用这种表面计算机的计算方法的实施方案。如果元件相同，则这些元件具有同样的标号，请求重复的描述从略。图1示出根据本专利技术的表面计算机的整体构造。表面计算机的基本设计是根据以下设计思想来进行的。(1)采用用于ASIC-DRAM(特定用途集成电路-动态随机存取存储器)中的半导体制作方法，在一个芯片上形成处理块和存储块。过去，在典型的处理器中，处理块和存储块是分开形成的。因此，处理期间从处理块对存储块的存储器存取成为性能瓶颈。然而，近来在半导体制造工艺上的进步引发了嵌入式或混合式LSI(大规模集成电路)，在这种LSI中，处理块和存储块集成在一个芯片上。由于将两个块集成在一个芯片上缩短了处理块和存储块之间的距离，于是加快了数据传送的速度，这解决了上述存储器存取问题。ASIC最初是指专用半定制的集成电路。然而，近来ASIC-DRAM主要是指DRAM/逻辑集成半导体元件，作为定制集成电路，它有极大的需求量，或者它是指其制造程序。(2)具有大的数据总线宽度的内部数据总线允许处理块和存储块在其中相互连接。根据经验，在进行高速物理计算时，与处理块的处理速度相比，预计存储块和处理块之间的数据传送速度在更多地成为性能瓶颈。为了避免由于数据传送速度造成的瓶颈，用于处理块和存储块之间数据传送的数据总线的数据总线宽度要设计得大。(3)处理块采用某种构造，这种构造使表面区域数据能够作为数据进行处理，使得一次可以处理一定量的数据。“表面区域数据(surface region data)”的概念是指存在于表面区域中的一组计算数据。因此，“表面计算机(surface computer)”的概念是指某种计算机，它根据表面或表面区域来指定表面区域数据，对其进行操作(即从存储器中读取数据，以及向存储器写入数据)，并进行计算处理。由于表面计算机处理表面区域数据，其中，该数据是具有较大数量的一组数据，所以所处理的数据本身就具有并行的概念。也就是，所述数据具有一种能同时被处理的结构。根据上述设计思想来开发表面计算机时，通过在处理块和存储块之间构造数据总线，使总线宽度足够大，预计处理块的处理速度相对地成为性能瓶颈。因此，为了避免由于处理块的处理速度而产生的问题，通过使用要作为表面区域数据来处理的数据，一次或数次传送大量的数据组，并以数据组为单位进行处理。通过将表面计算机的数据总线宽度设置得大，可以进行表面区域数据的传送。根据本专利技术的表面计算机在其处理块中包括处理器阵列，所述处理器阵列具有多个单元计算机，使得可以有效地处理这种大量的数据。下面将说明根据上述设计思想的表面计算机的具体构造。(表面计算机的构造)图1说明根据本专利技术的表面计算机的整体构造。图1所示的表面计算机大致上被分为处理块P和存储块M。如上所述，传统的处理块和传统的存储块是分开形成的。然而，这种表面计算机包含处理块P，其构成方式是专用于DRAM的并且利用了ASIC-DRAM。因此，这种表面计算机被构成为把处理块P和存储块M形成在一个芯片上。处理块P包括IFU(指令提取单元)2、PP(预处理器)9、AG(地址发生器)3及PA(处理器阵列)4本文档来自技高网...

【技术保护点】
一种表面计算机，它包括： 地址发生器，用于生成地址，供调整有关至少一个存储区域的表面区域数据；以及 并行计算机，在所述地址发生器的后级提供，具有多个单元计算机。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：大场章男，
申请(专利权)人：索尼电脑娱乐公司，
类型：发明
国别省市：JP[日本]