【技术实现步骤摘要】
本专利技术涉及一种同步动态随机记忆模组的位址修正方法及装置。
技术介绍
众所周知，动态随机记忆体(DRAM)的发展甚迅速，其已超越目前的主机板设计的适用能力，例如32MX4的同步动态记忆体其实际容量有256M，但目前的主机板例如Inte1815Chipset只能辨视及应用前述32Mx4的同步动态记忆体的一半容量，亦即128M，如此将使昂贵的同步动态记忆体的销售成本大打折扣，且亦会造成装置的浪费。另外，同步动态随机记忆体的成本甚高，若能将至少有一半的良品记忆容量的同步动态记忆体的良品部份加以利用，则可减少同步动态随机记忆体的不量率，而可增加产业利用性。
技术实现思路
为解决前述问题，本专利技术的专利技术人提出一种同步动态随机记忆体模组的位址修正方法及装置，其可通过改变同步动态随机记忆模组中的一特定行列位址的性质使主机板辨视其为更高阶的同步动态随机记忆模组，而形成可充分利用该同步动态随机记忆体的全部容量的状态，以提高经济效益及产业利用性。另外，对于至少有一半容量为良品的同步动态随机记忆体的一位址线指定成固定的信号值，则可使能通过该设定信号值的一半记忆体容量被利用，可增...
【技术保护点】
一种同步动态随机记忆模组的位址修正方法，其特征在于，将记忆模组中特定的行位址转换为一额外的列位址，使其安装至主机板时得由主机板视为较大容量的记忆模组以反应记忆模组的实际容量。
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。