运算处理装置制造方法及图纸

技术编号:2877429 阅读:160 留言:0更新日期:2012-04-11 18:40
一种运算处理装置,其特征在于包括: 存储输入的数据的存储部件; 在上述存储部件上写入上述输入数据的写入部件; 读出上述写入部件在上述存储部件上写入的数据并进行运算处理的运算处理部件; 从上述存储部件读出上述运算处理部件进行运算处理后的数据的读出部件; 产生上述写入部件和上述运算处理部件以及上述读出部件对上述存储部件进行写入或读出的上述存储部件的地址的地址发生部件; 进行向上述运算处理部件供给时钟信号的通常状态和停止供给的休眠状态的切换控制的时钟控制部件; 上述运算处理部件完成运算处理的同时,上述地址发生部件为规定的状态时,控制上述时钟控制部件在通常状态和休眠状态之间切换上述时钟信号的状态的时钟信号状态切换部件。(*该技术在2022年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术涉及时钟控制型运算处理装置,尤其涉及对在缓冲存储器中暂时存储数据并进行运算处理的动作系统的运算处理装置的改进。
技术介绍
附图说明图16表示在缓冲存储器中暂时存储数据并进行运算处理的已有动作系统的一例。该已有的时钟控制型运算处理装置不需要外部微机等的控制,可用运算处理装置本身控制时钟供给停止。图16中,缓冲存储器11由DRAM等大容量的存储元件构成,具有分割为例如DVD的纠错处理单位等运算处理的块单位的多个区域,对1个块分配1个地址。产生对缓冲存储器的存取的动作有写入动作、运算处理动作和读出动作3种,分别由写入控制电路12、运算处理电路13、读出控制电路14进行存取。地址发生电路15进行这些存取系统分别对缓冲存储器11进行存取的存取管理,在缓冲存储器11中不引起上溢出和下溢出的控制,并且使缓冲存储器11环状动作。该环状动作例如是从地址的最小值顺序每1个地增加地址,到达地址的最大值(n为0或正整数)后再次返回地址,以后反复同样动作。时钟控制电路16控制基本时钟101,生成运算处理电路13的动作时钟102,根据来自写入控制电路12的写入完成信号103启动动作时钟102,通过运本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员:清水史郎高山强之安田博
申请(专利权)人:松下电器产业株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1