半导体装置、通信模块和半导体装置的制造方法制造方法及图纸

该半导体装置包括：半导体基板；沟道层，形成在半导体基板上；势垒层，形成在沟道层上；栅电极，经由栅极绝缘膜设置在势垒层上；源电极和漏电极，设置在沟道层上且栅电极介于源电极与漏电极之间；基板开口，设置成贯通沟道层以暴露半导体基板；绝缘膜，在基板开口的内侧上从栅电极、源电极和漏电极的上方设置该绝缘膜；以及配线层，设置在绝缘膜上并且经由设置在绝缘膜上的开口电耦接至栅电极、源电极和漏电极中的一个，其中，基板开口的至少一部分形成在设置有栅电极、源电极和漏电极的活性化区域中。域中。域中。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置、通信模块和半导体装置的制造方法


[0001]本公开涉及一种半导体装置、通信模块以及半导体装置的制造方法。

技术介绍

[0002]与其他晶体管相比，使用化合物半导体的异质结的高电子迁移率晶体管(High Electron Mobility Transistor：HEMT)具有以下特性，包括高耐压、高耐热、高饱和电子速度和高沟道电子浓度。因而，预期HEMT将应用于小且高性能的功率器件、用于通信的高频器件等。
[0003]在HEMT中，通过由不同的化合物半导体形成的沟道层和势垒层的异质结，在与势垒层接触的沟道层的界面处形成二维电子气。二维电子气由于其高电子迁移率和高片状电子密度而可用作低电阻沟道。
[0004]近年来，为了减少泄漏电流，HEMT已经采用MIS(Metal
‑
Insulator
‑
Semiconductor)栅极结构，其中栅电极经由栅极绝缘膜堆叠在势垒层上。然而，在具有MIS栅极结构的HEMT中，因为源电极、漏电极和栅电极均处于浮置状态，所以在制造过程期间由于等离子体处理而本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，包括：半导体基板；沟道层，形成在所述半导体基板上并且包括第一化合物半导体；势垒层，形成在所述沟道层上并且包括与所述第一化合物半导体不同的第二化合物半导体；栅电极，经由栅极绝缘膜设置在所述势垒层上；源电极和漏电极，设置在所述沟道层上且所述栅电极介于所述源电极与所述漏电极之间；基板开口，贯通所述沟道层并且暴露所述半导体基板；绝缘膜，从所述栅电极、所述源电极和所述漏电极的上部到所述基板开口的内侧设置所述绝缘膜；以及配线层，设置在所述绝缘膜上，并且经由设置在所述绝缘膜上的开口电耦接至所述栅电极、所述源电极和所述漏电极中的一个，其中，所述基板开口的至少一部分形成在设置有所述栅电极、所述源电极和所述漏电极的活性化区域中。2.根据权利要求1所述的半导体装置，其中，从所述栅电极、所述源电极和所述漏电极的上部到所述基板开口的底面的一部分设置所述绝缘膜。3.根据权利要求1所述的半导体装置，其中，所述基板开口相对于所述栅电极形成在位于所述源电极侧的所述活性化区域中。4.根据权利要求3所述的半导体装置，其中，所述源电极被所述基板开口分割，并且所分割的源电极通过形成在所述基板开口的内侧的所述配线层电耦接。5.根据权利要求4所述的半导体装置，还包括导体层，所述导体层沿着开口设置并且电耦接至形成在所述基板开口的内侧的所述配线层，所述开口从位于设置有所述基板开口的一侧的相对侧的表面贯通所述半导体基板。6.根据权利要求1所述的半导体装置，还包括接触层，所述接触层贯通所述势垒层设置在所述源电极和所述漏电极中的每一个与所述沟道层之间。7.根据权利要求1所述的半导体装置，其中，所述半导体基板具有1000Ω
·
cm或更大的电阻率。8.根据权利要求1所述的半导体装置，其中，所述第一化合物半导体和所述第二化合物半导体是Al1‑
a
‑
b
Ga
a
In
b
N(其中，0≤a≤1，0≤b≤1，并且a+b≤1)。9.根据权利要求1所述的半导体装置，其中，所述栅极绝缘膜的介电常数高于所述绝缘膜的介电常数。10.根据权利要求1所述的半导体装置，其中，所述半导体基板在所述半导体基板的设置有所述基板开口的一侧的表面附近具有低电阻区域，所述低电阻区域的电阻率低于所述半导体基板的任何其他部分的电阻率，并且所述半导体基板的所述低电阻区域的至少一部分暴露在所述基板开口中。11.根据权利要求10所述的半导体装置，其中，所述低电阻区域的电阻率小于1000Ω
·
cm。
12.一种半导体装置，包括...

【专利技术属性】
技术研发人员：松本一治，柳田将志，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：