一种以太网接口时戳处理方法技术

本发明专利技术公开了一种以太网接口时戳处理方法，将时戳处理模块独立置于以太接口之外靠应用侧，以最大限度与数据流解耦；以太接口整体设计为逐级反压流水架构，反压流水信号一直作用到时戳处理模块；在下行方向，高精度时钟源只需要给以太接口外时戳处理模块授时；增加流水扰动推算逻辑；在上行方向，高精度时钟源能够选择性地给以太接口外时戳处理模块授时或给以太接口内的MAC授时；能够选择上行方向采集时戳的报文类型。本发明专利技术提供的时戳处理方法基于逐级反压流水架构，可将波动减小至ns量级，通过流水扰动推算逻辑对导致流水扰动的要素进行预测推断，进而修正时戳结果，进一步提高时间同步精度。高时间同步精度。高时间同步精度。

【技术实现步骤摘要】
一种以太网接口时戳处理方法


[0001]本专利技术涉及以太网时间同步
，具体是一种以太网接口时戳处理方法。

技术介绍

[0002]以太网是当下最普遍使用的局域网技术，随着5G业务的飞速发展，用户带宽要求不断提高，以太网接口标准不断更新，GE、10GE、25GE、40GE、50GE、100GE接口已成为交换机的主流接口。不断更新的接口标准造成了交换机处理场景越发复杂，给时间同步系统提出了新的挑战。如何更好地适应不同的接口标准成为了一个必须考虑的问题。
[0003]1588v2定义了一种时间同步方法，通过组建PTP网络，在网络内主从节点之间交互时戳报文，从而测量链路延迟与时间偏差，最终逐级实现整个网络的时间同步。1588技术提供了一种比GPS成本更低，比NTP精度更高的同步方法。
[0004]1588技术与以太网技术相结合，实现了局域网内设备间的时间同步。传统的存储转发结构的交换机，包之间的调度延迟抖动较大，可能达到us级，此结构下的1588系统设计与数据流强相关，不同速率模式场景复杂，系统设计容易出现盲区。

技术实现思路

[0005]本专利技术的目的在于提供一种以太网接口时戳处理方法，以解决上述
技术介绍
中提出的问题。
[0006]为实现上述目的，本专利技术提供如下技术方案：
[0007]一种以太网接口时戳处理方法，具体如下：
[0008]将时戳处理模块独立置于以太接口之外靠应用侧，以最大限度与数据流解耦；以太接口整体设计为逐级反压流水架构，由PCS下行出口按接口带宽生成反压信号源，向上控制MAC数据流并持续反压至时戳处理模块；
[0009]在下行方向，高精度时钟源只需要给以太接口外时戳处理模块授时，不需要给MAC、PCS授时；
[0010]MAC内逻辑简要分为流水固定模块与流水扰动模块，流水固定模块不影响时间同步精度，流水扰动模块仅导致ns量级的精度抖动；
[0011]增加流水扰动推算逻辑，能够对导致流水扰动的要素进行预测推断，进而修正时戳结果，进一步提高时间同步精度；
[0012]在上行方向，高精度时钟源能够选择性地给以太接口外时戳处理模块授时或给以太接口内的MAC授时。
[0013]作为本专利技术的进一步方案：时戳处理模块不需要过多感知接口数据流的处理细节，从而减轻了1588系统与数据流的耦合。
[0014]作为本专利技术的进一步方案：数据流逐级反压流水架构保证了一个较高基础的时间同步精度，该基础精度可达到数ns量级。
[0015]作为本专利技术的再进一步方案：为兼容不同业务要求设计配置选项，能够选择上行
方向采集时戳的报文类型，在检测到特定报文控制码块时采集时戳，并作为数据报文随路信号传输给后级模块。
[0016]与现有技术相比，本专利技术的有益效果是：
[0017]本专利技术提供的时戳处理方法基于逐级反压流水架构，可将波动减小至ns量级，更可通过流水扰动推算逻辑对导致流水扰动的要素进行预测推断，进而修正时戳结果，进一步提高时间同步精度。
[0018]本专利技术的方案架构清晰，时戳处理系统与数据流耦合减少，极大降低了设计场景复杂性，降低了设计难度。
附图说明
[0019]图1为一种以太网接口时戳处理方法中下行方向系统架构图。
[0020]图2为一种以太网接口时戳处理方法中链路流水抖动示意图。
[0021]图3为一种以太网接口时戳处理方法中上行方向系统架构图。
具体实施方式
[0022]下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
[0023]请参阅图1，一种以太网接口时戳处理方法，具体如下：
[0024]将时戳处理模块独立置于以太接口之外靠应用侧；以太接口整体设计为逐级反压流水架构，由PCS下行出口按接口带宽生成反压信号源，向上控制MAC数据流并持续反压至时戳处理模块。
[0025]在下行方向，高精度时钟源只需要给以太接口外时戳处理模块授时(图1中
①
所示路径)，不需要给MAC、PCS授时(图1中
③④
所示路径)；时戳处理模块不需要过多感知接口数据流的处理细节，从而减轻了1588系统与数据流的耦合。
[0026]数据流逐级反压流水架构保证了一个较高基础的时间同步精度，时间同步精度取决于以太接口的主要工作频率，该基础精度可达到数纳秒量级。
[0027]MAC内逻辑简要分为流水固定模块与流水扰动模块，流水固定模块不影响时间同步精度，流水扰动模块仅导致ns量级的精度抖动，两者共同作用结果导致数据包处理流水有一定抖动。
[0028]如图2所示，S1、S2、S3分别代表三个数据包在时戳处理模块的时间点，对应地S1
’
、S2
’
、S3
’
分别代表三个数据包在PCS下行出口的时间点，
△
t1、
△
t2、
△
t3分别代表三个数据包的处理流水；传统存储转发架构中
△
t1、
△
t2、
△
t3波动较大，可达us量级，本专利技术提供的逐级反压流水架构中波动通常在ns量级。
[0029]对于上述提及的ns量级流水扰动，根据客户时间同步精度要求，系统可选择性增加流水扰动推算逻辑(如图1中
②
所示路径)，对导致流水扰动的要素进行预测推断，进而修正时戳结果，进一步提高时间同步精度。
[0030]在上行方向，根据时间同步精度要求，高精度时钟源可选择性地给以太接口外时戳处理模块授时(图3中
①
所示路径)，或给以太接口内的MAC授时(图3中
②
所示路径)。
[0031]为兼容不同业务要求设计配置选项，可选择上行方向采集时戳的报文类型，在检测到特定报文控制码块时采集时戳，并作为数据报文随路信号传输给后级模块。
[0032]上面对本专利的较佳实施方式作了详细说明，但是本专利并不限于上述实施方式，在本领域的普通技术人员所具备的知识范围内，还可以在不脱离本专利宗旨的前提下作出各种变化。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种以太网接口时戳处理方法，其特征在于，将时戳处理模块独立置于以太接口之外靠应用侧，以最大限度与数据流解耦；以太接口整体设计为逐级反压流水架构，反压流水信号一直作用到时戳处理模块；在下行方向，高精度时钟源只需要给以太接口外时戳处理模块授时，不需要给MAC、PCS授时；MAC内逻辑简要分为流水固定模块与流水扰动模块；增加流水扰动推算逻辑；在上行方向，高精度时钟源能够选择性地给以太接口外时戳处理模块授时或给以太接口内的MAC授时；能够选择上行方向采集时戳的报文类型。2.根据权利要求1所述的一种以太网接口时戳处理方法，其特征在于，所述...

【专利技术属性】
技术研发人员：武斌，
申请(专利权)人：芯河半导体科技无锡有限公司，
类型：发明
国别省市：