支持程序编码长度减小的微处理器制造技术

一种用于支持代码长度减小的微处理器，包括：　　　　一个操作数地址缓冲器，用于保持目标存储器存取地址，其中所述操作数地址缓冲器与一个外部存储器相连，并且所述目标存储器存取地址已被所述微处理器用于立即处理对所述外部存储器的存取；　　　　一个用于取指令的取指装置；　　　　　一个指令检测装置，用于检测已被所述取指装置取出并准备访问所述外部存储器的一条指令；　　　　　一个判断装置，用于判断由所述指令检测装置检测的所述指令是否指定存储在所述操作数地址缓冲器中的所述目标存储器存取地址；　　　　一个第一控制装置，用于控制所述操作数地址缓冲器，使得如果当所述判断装置判定由所述指令检测装置检测的所述指令指定所述目标存储器存取地址，则所述地址缓冲器被输出到所述外部存储器；　　　　一个第二控制装置，用于将从指令检测装置检测的所述指令的一个操作数中得到的地址存入所述操作数地址缓冲器，并且控制所述操作数地址缓冲器，使得如果所述判断装置判定所述指令不指定存储在所述操作数地址缓冲器中的所述目标存储器存取地址，则所述被存储的地址被输出到所述外部存储器。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关根据程序中的指示处理数据的一个微处理器，详细地说，涉及一个用来支持程序编码长度减小的微处理器。
技术介绍
对于新的微处理器嵌入式产品，人们目前都希望具有高性能。为了实现这种高性能产品，微处理器的程序变得越来越长。然而，在微处理器嵌入式产品中，程序应该被存储在一个或多个ROM中，如果程序中采用的编码长度增大，一个ROM的容量和/或ROM的数量也要增加，这是研制廉价产品的一个障碍。因此，在研制这种产品时，需要尽可能地压缩编码长度。压缩编码长度的一种常规技术对微处理器执行的每条指令的编码长度进行压缩(例如NEC的V800系列和日立的SH7000系列)。这种技术的微处理器执行的指令长度比数据总线、算术逻辑单元(ALU)或寄存器的长度(以下称为ALU长度)短。例如，微处理器执行16位指令，而ALU长度为32位。该技术允许用16位指令来替代32位指令，从而排除了不必要的位，并有效压缩了程序的总编码长度。然而，这种第一常规技术有下面所述的问题。虽然指令长度比ALU长度要短，但指令长度应该等于或N倍于微处理器的指令译码器的长度(N是整数)。也就是说，一条指令以8位为单位扩展。例如，本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：松崎敏道，出口雅士，滨口敏文，多那濑宽，松本政彦，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：