一种保证可编程器件可靠加载的加载方法技术

本发明专利技术涉及电子技术领域的看门狗／电压监控技术和ＦＰＧＡ的应用方法。包括以下步骤：１、设备开始上电后，电压监控芯片首先工作，并监测工作电压Ｖｄ；２、判断工作电压Ｖｄ是否满足ＦＰＧＡ可以开始配置的条件，即Ｖｄ大于电压监控芯片的阈值电压Ｖｐｆｉ；３、如果已经满足Ｖｄ＞Ｖｐｆｉ，则电压监控芯片输出的控制信号ＰＦＯ为高电平，启动ＦＰＧＡ的加载配置过程；反之如果Ｖｄ≤Ｖｐｆｉ，则输出控制信号ＰＦＯ为低电平，禁止ＦＰＧＡ的加载配置过程。另外，在电压监控芯片之前引入分压电路，通过一个电阻分压网络Ａ１对需要监测的电压Ｖｃｃ进行分压，并作为ＰＦＩ的输入。通过对电压监控电路功能的借用，对单板／设备进入正常工作状态的时刻进行检出，以保证ＦＰＧＡ能在正常状态下完成加载。同时避免了其他方法带来的各种副作用。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种利用看门狗/电压监控电路实现FPGA的延时加载的方法，主要涉及电子
的看门狗/电压监控技术和FPGA的应用方法。
技术介绍
在FPGA的应用中，通常需要外加一个PROM，用于存放FPGA加载时所需要的数据，这种加载过程一般是在单板或设备上电时自动完成。由于此加载过程是通过FPGA芯片的某一个管脚对电源电压进行判断后执行，而FPGA是纯数字芯片，无法对模拟量进行检测，换句话说，只要检测脚的电压被判定为高电平，FPGA的加载进程即开始，而对TTL信号来说，超过1.7V的电压就会被判为高电平。在这种条件下，有可能发生在单板/设备电源尚未工作正常，FPGA就开始加载，并最终导致加载失败，从而导致设备的启动失败的情况。为防止这种情况的发生，一般采用两种办法来避免。一是选用快速启动的电源，再利用FPGA本身的延迟来实现，这种方案要求电源从0V升到3.3V的时间非常短，但同时带来了两个问题，一是限定了电源的选择，二是快速上电对芯片的寿命和可靠性带来的负面影响。第二种方案是在FPGA的检测脚加一个电容，这种方案可以避免上一种方案的缺陷，但由于电容的储能效应，在设备掉电后迅速开电时，加载失败时还可能对芯片造成损坏。第二种方案还有另一种改良方案，即在电容上串接一个电阻来放电，从而解决了上述缺陷。但是电容本身可能引起的问题比较多有了电容，即使串接了电阻，上电或者放电时FPGA的检测脚上的电压变化是一条指数形状的曲线，而且电压上升或者下降的速度不易控制。这种非线性的因素和芯片本身供电的电源之间存在一定的矛盾。这样在可靠性方面就具有了先天性的不足。专利技术内容本专利技术要解决的技术问题是为了克服现有技术对电源模块的依赖以及克服导致单板/设备可靠性的降低，提出。本专利技术的技术方案是这样实现的设备开始上电后，电压监控芯片首先工作，并监测工作电压Vd；判断工作电压Vd是否满足FPGA可以开始配置的条件，即Vd大于电压监控芯片的阈值电压Vpfi；如果已经满足Vd＞Vpfi，则电压监控芯片输出的控制信号PFO(POWERFAIL OUTPUT/上电失败输出的缩写形式)为高电平，启动FPGA的加载配置过程；反之如果Vd≤Vpfi，则输出控制信号PFO为低电平，禁止FPGA的加载配置过程。如上所述的加载方法，其特征在于，还需要在电压监控芯片之前引入分压电路，通过一个电阻分压网络A1对需要监测的电压Vcc进行分压，并作为PFI(POWER FAIL INPUT/上电失败输入)的输入。采用本专利技术所述方法来控制FPGA的加载，在不增加成本的同时(电压监控电路为单板必须电路)，有效的保证了加载的正确性和可靠性。本专利技术的关键之处是通过对电压监控电路功能的借用，对单板/设备进入正常工作状态的时刻进行检出，以保证FPGA能在正常状态下完成加载。同时避免了其他方法带来的各种副作用。是一种简单而有效的方法。附图说明图1是本专利技术加载方法的原理示意图；图2是图1中电压监控电路11的结构示意图。具体实施例方式本专利技术利用电压监测芯片的电压检测功能，实现对电压的准确监测，从而得出一个可靠的时刻来启动FPGA的加载动作。此方案由以下两部分组成电压监控电路11，FPGA加载电路12。二者之间的关系见图1。供电电路13为二者供电，下面进行详细说明。一、电压监控电路电压监控电路还可细分为图2所示的两个部分。A2是此电路的电压监控芯片部分，通常这类芯片除了能对电源电压进行监测外，还能提供一个PFI引脚对特定的电压值Vd进行监测，当PFI引脚上出现的电压值Vd大于Vpfi(Vpfi是电压监控电路的阈值电压)时，对应的输出管脚PFO输出高电平。通常情况下，由于使用了通用的电压监控芯片，它直接监控的电压往往不是需要监控的值，所以还需要在电压监控芯片之前引入分压电路。为了得到非常精确的监控值，本专利技术通过一个电阻分压网络A1对需要监测的电压Vcc进行分压，得到Vd，并把Vd作为PFI的输入，从而保证当PFO输出高电平时，Vcc已经达到稳定状态。因此可以利用PFO的输出来启动FPGA的加载进程。电阻分压网络通过多个相同阻值电阻的串并联，可以根据需要得到任意值的分压比N＝Vpfi/Vcc，从而提取出下级电路所需的启动信号。这个分压网络精确的原因在于使用多个相同的电阻，而同一批次生产的器件有着相似的特性，这样器件本身误差带来的不良影响尽可能的得以消除。工作原理如下当设备开始上电后，电压监控芯片首先工作并监测工作电压是否已经正常，是否满足FPGA可以开始配置的条件；如果已经满足条件，即Vd大于Vpfi，则输出控制信号为高电平，启动FPGA的加载配置过程；反之如不满足条件，则输出控制信号为低电平，禁止FPGA的加载配置过程。二、FPGA加载电路FPGA器件，通常有一个管脚用于电压监测，例如XILINX公司的SPARTANII系列的FPGA，通常的做法是将其直接与电源相连，在本专利技术中，此管脚同电压监控电路的PFO输出相连，从而达到延时加载的目的。当此管脚处于低电平时，FPGA将禁止加载配置过程，直到此管脚电压变高为止。权利要求1.，包括以下步骤第一步设备开始上电后，电压监控芯片首先工作，并监测工作电压Vd；第二步判断工作电压Vd是否满足FPGA可以开始配置的条件，即Vd大于电压监控芯片的阈值电压Vpfi；第三步如果已经满足Vd＞Vpfi，则电压监控芯片输出的控制信号PFO为高电平，启动FPGA的加载配置过程；反之如果Vd≤Vpfi，则输出控制信号PFO为低电平，禁止FPGA的加载配置过程。2.如权利要求1所述的保证可编程器件可靠加载的加载方法，其特征在于，还需要在电压监控芯片之前引入分压电路，通过一个电阻分压网络A1对需要监测的电压Vcc进行分压，并作为PFI的输入。全文摘要本专利技术涉及电子
的看门狗/电压监控技术和FPGA的应用方法。包括以下步骤1、设备开始上电后，电压监控芯片首先工作，并监测工作电压Vd；2、判断工作电压Vd是否满足FPGA可以开始配置的条件，即Vd大于电压监控芯片的阈值电压Vpfi；3、如果已经满足Vd>Vpfi，则电压监控芯片输出的控制信号PFO为高电平，启动FPGA的加载配置过程；反之如果Vd≤Vpfi，则输出控制信号PFO为低电平，禁止FPGA的加载配置过程。另外，在电压监控芯片之前引入分压电路，通过一个电阻分压网络A1对需要监测的电压Vcc进行分压，并作为PFI的输入。通过对电压监控电路功能的借用，对单板/设备进入正常工作状态的时刻进行检出，以保证FPGA能在正常状态下完成加载。同时避免了其他方法带来的各种副作用。文档编号G06F1/28GK1499340SQ0214518公开日2004年5月26日 申请日期2002年11月8日 优先权日2002年11月8日专利技术者杜广, 杨松, 郭向东, 杜 广 申请人:深圳市中兴通讯股份有限公司 本文档来自技高网...

【技术保护点】
一种保证可编程器件可靠加载的加载方法，包括以下步骤：　　　　第一步：设备开始上电后，电压监控芯片首先工作，并监测工作电压Ｖｄ；　　　　第二步：判断工作电压Ｖｄ是否满足ＦＰＧＡ可以开始配置的条件，即Ｖｄ大于电压监控芯片的阈值电压Ｖｐｆｉ；　　　　第三步：如果已经满足Ｖｄ＞Ｖｐｆｉ，则电压监控芯片输出的控制信号ＰＦＯ为高电平，启动ＦＰＧＡ的加载配置过程；反之如果Ｖｄ≤Ｖｐｆｉ，则输出控制信号ＰＦＯ为低电平，禁止ＦＰＧＡ的加载配置过程。

【技术特征摘要】

【专利技术属性】
技术研发人员：杜广，杨松，郭向东，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]