半导体器件及其形成方法技术

本发明专利技术提供一种半导体器件及其形成方法，其形成方法包括步骤：提供衬底，在所述衬底上依次形成至少两层牺牲层，并在各层所述牺牲层之间形成有衬层；在顶层所述牺牲层上形成硬掩膜层；依次刻蚀所述硬掩膜层、所述牺牲层、所述衬层以及部分厚度的所述衬底，在所述衬底上形成若干分立排布的鳍部；在所述衬底上形成横跨所述鳍部的伪栅极结构；去除所述伪栅极结构下方的所述牺牲层，形成通道。本发明专利技术利用硬掩膜层作为顶部沟道，当对半导体器件进行通电时，顶部沟道始终处于闭合的状态，顶部沟道不会表现出与非顶部沟道之间电学性能的差异性，提高沟道电学性能的一致性，使得形成的半导体器件的电学性能具有可控性。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体器件及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，位于衬底上且横跨鳍部的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。随着对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构(Gate-all-around)。具有全包围栅极(Gate-all-around)结构的半导体器件拥有有效地限制短沟道效应(Shortchanneleffect)的特殊性能，正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括步骤：/n提供衬底，在所述衬底上依次形成至少两层牺牲层，并在各层所述牺牲层之间形成有衬层；/n在顶层所述牺牲层上形成硬掩膜层；/n依次刻蚀所述硬掩膜层、所述牺牲层、所述衬层以及部分厚度的所述衬底，在所述衬底上形成若干分立排布的鳍部；/n在所述衬底上形成横跨所述鳍部的伪栅极结构；/n去除所述伪栅极结构下方的所述牺牲层，形成通道。/n

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括步骤：
提供衬底，在所述衬底上依次形成至少两层牺牲层，并在各层所述牺牲层之间形成有衬层；
在顶层所述牺牲层上形成硬掩膜层；
依次刻蚀所述硬掩膜层、所述牺牲层、所述衬层以及部分厚度的所述衬底，在所述衬底上形成若干分立排布的鳍部；
在所述衬底上形成横跨所述鳍部的伪栅极结构；
去除所述伪栅极结构下方的所述牺牲层，形成通道。


2.如权利要求1所述半导体器件的形成方法，其特征在于，所述硬掩膜层的材料为氮化硅、氧化硅、氮氧化硅、碳化硅或碳氮化硅。


3.如权利要求1所述半导体器件的形成方法，其特征在于，形成所述硬掩膜层的工艺为化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺。


4.如权利要求1所述半导体器件的形成方法，其特征在于，所述牺牲层的材料为硅、锗、硅锗、砷化镓中的一种或者多种。


5.如权利要求1所述半导体器件的形成方法，其特征在于，所述衬层的材料是硅、锗、硅锗、砷化镓中的一种或者多种。


6.如权利要求1所述半导体器件的形成方法，其特征在于，形成所述伪栅极结构之后，形成所述通道之前，还包括：采用第一刻蚀工艺刻蚀所述伪栅极结构两侧的所述鳍部，在所述鳍部内形成第一凹槽，在所述第一凹槽内形成源漏掺杂层。


7.如权利要求6所述半导体器件的形成方法，其特征在于，形成所述源漏掺杂层之前，还包括：在所述伪栅极结构的侧壁上形成侧墙。


8.如权利要求7所述半导体器件的形成方法，其特...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31